Rev 2680 Rev 2681
Line 1... Line 1...
1 // 1 //
2 // Toto je popisný soubor pro popis obsahu adresáře (příklad) 2 // Toto je popisný soubor pro popis obsahu adresáře
3 // 3 //
4   4  
5 [InfoShortDescription.en] 5 [InfoShortDescription.en]
6 Xilinx Virtual Cable 6 Xilinx Virtual Cable
7 7  
8 [InfoShortDescription.cs] 8 [InfoShortDescription.cs]
9 Xilinx Virtual Cable 9 Xilinx Virtual Cable
10   10
11 [InfoLongDescription.en] 11 [InfoLongDescription.en]
12 Xilinx Virtual Cable (XVC in short) technology is based on fact 12 Xilinx Virtual Cable (XVC in short) technology is based on fact
13 that the JTAG communication is send across TCP/IP network. 13 that the JTAG communication is send across TCP/IP network.
14 On the other site there is program which is sending JTAG command 14 On the other site there is program which is sending JTAG command
15 to the connected interface. Network protocol is documented and 15 to the connected interface. Network protocol is documented and
16 it is directly supported in ISE and ChipScope development SW. 16 it is directly supported in ISE and ChipScope development SW.
17 So it is easy to integrate own JTAG interface fully integrated 17 So it is easy to integrate own JTAG interface fully integrated
18 into development SW. 18 into development SW.
19   19  
20   -  
21 [InfoLongDescription.cs] 20 [InfoLongDescription.cs]
22 Xilinx Virtual Cable (ve zkratce XVC) je technologie spočívající 21 Xilinx Virtual Cable (ve zkratce XVC) je technologie spočívající
23 v tom, že vývojové nástroje přesměrovávají komunikaci s JTAG 22 v tom, že vývojové nástroje přesměrovávají komunikaci s JTAG
24 programovacím kabelem přes TCP/IP síť. Na druhé straně sítě 23 programovacím kabelem přes TCP/IP síť. Na druhé straně sítě
25 běží obslužný program, který zajišťuje provádění JTAG příkazů 24 běží obslužný program, který zajišťuje provádění JTAG příkazů
Line 27... Line 26...
27 Síťový protokol je dokumentovaný a jeho podpora je vestavěna 26 Síťový protokol je dokumentovaný a jeho podpora je vestavěna
28 ve vývojovém balíku ISE pro práci s FPGA a CPLD firmy Xilinx. 27 ve vývojovém balíku ISE pro práci s FPGA a CPLD firmy Xilinx.
29 Lze tak snadno realizovat navázání vlastní varianty JTAG rozhraní 28 Lze tak snadno realizovat navázání vlastní varianty JTAG rozhraní
30 do standardních vývojových nástrojů (ISE i ChipScope). 29 do standardních vývojových nástrojů (ISE i ChipScope).
31   30  
-   31 [SortPreferences]
-   32  
32 [End] 33 [End]