| Line 1... |
Line 1... |
| 1 |
[InfoShortDescription.en] |
1 |
[InfoShortDescription.en] |
| 2 |
PECL Clock divider |
2 |
Diff input Clock divider |
| 3 |
|
3 |
|
| 4 |
[InfoShortDescription.cs] |
4 |
[InfoShortDescription.cs] |
| 5 |
Dělička hodin s PECL vstupem |
5 |
Dělička hodin s differenčním vstupem |
| 6 |
|
6 |
|
| 7 |
[InfoLongDescription.en] |
7 |
[InfoLongDescription.en] |
| 8 |
Multiple division ration can be selected by FSEL pin. Possible division ration are: (÷1, ÷2, ÷4) or (÷2, ÷4, ÷8) every output is synchronous each other. The common enable (EN) is synchronous so that the |
8 |
Multiple division ration can be selected by jumpers. Possible division ration are: (÷1, ÷2, ÷4, ÷8) or (÷2, ÷4, ÷8, ÷16) every output is synchronous each other. The common enable (EN) is synchronous so that the internal dividers will only be enabled/disabled when the internal clock is already in the LOW state. |
| 9 |
internal dividers will only be enabled/disabled when the internal clock is already in the LOW state. |
- |
|
| 10 |
|
9 |
|
| 11 |
[InfoLongDescription.cs] |
10 |
[InfoLongDescription.cs] |
| 12 |
Může být nastaveno více dělících poměrů. Možnosti jsou (÷1, ÷2, ÷4) nebo (÷2, ÷4, ÷8). EN vstup je synchronní s interními hodinami, proto dojde k vypnutí při návratu na nulu. |
11 |
Může být nastaveno více dělících poměrů. Možnosti jsou (÷1, ÷2, ÷4, ÷8) nebo (÷2, ÷4, ÷8, ÷16). EN vstup je synchronní s interními hodinami, proto dojde k vypnutí při návratu na nulu. |
| 13 |
|
12 |
|
| 14 |
[End] |
13 |
[End] |