


# Generátor hodin CLKGEN01B

Jakub Kákona, kaklik@mlab.cz

23. srpna 2016

## Abstrakt

Účelem tohoto modulu je poskytnout uživateli dostatečně kvalitní laditelný zdroj frekvenčně stabilního signálu s nízkým šumem vhodného pro konstrukce se špičkovými ADC a obecně v konstrukcích SDR.



## Obsah

<b>1</b>	<b>Technické parametry</b>	<b>2</b>
<b>2</b>	<b>Popis konstrukce</b>	<b>2</b>
2.1	Zapojení	2
2.2	Odrušení	4
2.3	Mechanická konstrukce	4
<b>3</b>	<b>Výroba a testování</b>	<b>4</b>
3.0.1	Osazení	4
3.0.2	Nastavení	5
<b>4</b>	<b>Programové vybavení</b>	<b>5</b>

# 1 Technické parametry




Parametr	Hodnota	Poznámka
Napájecí napětí POWER	max 5V	160mA
Napájecí napětí Vcore	+1,8V, 2,7V, 3,3V	Záleží na konkrétním typu čipu Si5XX
Frekvenční rozsah	10 - 1500 MHz	Záleží na konkrétním typu čipu Si5XX, obvykle 10-810MHz
Fázový jitter	< 0,3ps	Pro obvody řady Si570

## 2 Popis konstrukce

### 2.1 Zapojení

Zapojení modulu je řešeno tak, aby umožnilo připojení řídicího mikroprocesoru provozovaného na stejném i jiném napájecím napětí vůči čipu Si5XX. V konstrukci je proto využito převodník napěťových úrovní, který může být při jeho absenci přemostěn dvěma nulovými odpory.

V případě provozování modulu na napájecím napětí různém od napájecího napětí Si570 si modul může stabilizovat napájení sám díky lineárnímu stabilizátoru. V takovém případě je ale přesto dát pozor, aby napájení nepřesáhlo dovolené napětí na translátoru, tedy hranici 5V.



- ⊙ M5 FIDU
- ⊙ M6 FIDU\_PASTE

Firma		Author	
<b>MLAB</b>		kalkik	
Size A4	Project Name <b>Clock</b>	Schematic Name Clock generator	Rev A
Date: Tuesday, December 07, 2010	Sheet 1 of 1		

Jak je vidět ze zapojení, výstup je předpokládán diferenciální, avšak není problém osadit verzi čipu Si570 s CMOS výstupem.

## 2.2 Odrušení

Vzhledem k tomu, že modul je ze své podstaty generátorem signálu, je s ním i třeba tak pracovat a dbát na dostatečné odrušení vůči jiným součástem aparatury. Tomuto výrazně pomáhá vhodná volba základní desky, z MLABu nejlépe ALBASE.

## 2.3 Mechanická konstrukce


Modul klasicky předpokládá uchycení na čtyřech šroubech, z důvodu vhodného odstínění je vhodné zabezpečit aby všechny šrouby byly vodivě spojeny s podložkou.

# 3 Výroba a testování

Modul je z důvodu zabezpečení kvalitního blokování i na vysokých frekvencích (až 1,5GHz) navržen na dvouvrstevném silně prokoveném plošném spoji. A proto je obtížná jeho amatérská výroba.

### 3.0.1 Osazení

Modul je možné osadit i ručně, avšak je třeba dbát zvýšené opatrnosti kvůli elektrostatickým nábojům, neboť čipy Si570 je snadné poškodit.



Osazení rezistorů R4 a R5 je volitelné pro případ, že je zbytný I<sup>2</sup>C napěťový translátor U2.

Počet	Označení	Typ	Pouzdro
2	C1,C2	10uF	Elyt-B
2	C5,C6	100nF	0805
2	D1,D2	1N4007	SMA
2	J1,J3	JUMP2X3	Pinheader
1	J2	SATA-connector	
2	J4,J5	JUMP2X1	
1	J6	JUMP2X2	
4	R1,R2,R6,R7	4k7	0805
1	R3	200k	0805
2	R4,R5	0R	0805
2	R10,R11	195R	0805
1	U1	LM1117MPX	SOT-23
1	U2	Si570	5x7 mm
1	U3	GTL2002	SO8

### 3.0.2 Nastavení

Při připojení modulu k napájení generuje frekvenci nastavenou při výrobě v Silicon Labs. Je ale možné zpřesnit generovanou frekvenci. K tomu je nutné zprovoznit komunikaci přes I2C sběrnici.

## 4 Programové vybavení

V kombinaci s jinými moduly, lze generátor ladit z počítače. Jedním z nejjednodušších řešení je použít modul PIC18F4550v01A a firmware ze zdroje [2] pak lze k ladění použít jakýkoli software pracující s konstrukcí [3], například USBSynth [4].

## Reference

- [1] Původní konstrukce Si570 Board <http://wb6dhw.com/inactive.html>
- [2] PIC emulátor USB syntezátoru od DG8SAQ [http://www.qrpradio.org/pub/softrocks/manuals/SoftGroupFiles210109/21\\_9V1AL/02\\_UBW\\_Emulator/README.txt](http://www.qrpradio.org/pub/softrocks/manuals/SoftGroupFiles210109/21_9V1AL/02_UBW_Emulator/README.txt)
- [3] Wideband RF Synthesizer <http://www.mydarc.de/dg8saq/SI570/index.shtml>
- [4] USB Synth [http://www.mydarc.de/dg8saq/hidden/USB\\_Synth3.zip](http://www.mydarc.de/dg8saq/hidden/USB_Synth3.zip)