Rev Age Author Path Log message Diff
1795 4906 d 12 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 4906 d 15 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 4907 d 19 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.
Diff
1792 4907 d 19 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4907 d 19 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4907 d 19 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 4908 d 2 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1788 4909 d 16 h kaklik /Designs/HAM Constructions/SDRX01B/ zapis aktualniho stavu Diff
1787 4910 d 19 h kakl /Designs/MRAKOMER4/DOC/ Zapomnel jsem na informaci, ze MM vraci -273,15 , kdyz je chyba. Diff
1786 4914 d 13 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 4914 d 14 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 4914 d 14 h kaklik / zacatek navrhu spoje. Diff
1783 4914 d 19 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 4914 d 19 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 4914 d 20 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 4915 d 15 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 4915 d 15 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 4915 d 18 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1777 4917 d 0 h kakl /Designs/MRAKOMER4/DOC/ Jazykova korektura manualu. Diff
1776 4917 d 16 h kakl /Designs/MRAKOMER4/ Prvni korektura dokumentace. Diff
1775 4918 d 19 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff
1774 4919 d 0 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani mereni teploty pomoci ccidla DS18B20 Diff
1773 4919 d 1 h kakl /Designs/MRAKOMER4/ Nova PDF schemata. Diff
1772 4919 d 1 h kakl /Designs/MRAKOMER4/DOC/src/ Prejmenovani zdrojaku dokumentace. Diff
1771 4919 d 1 h kakl /Designs/MRAKOMER4/bat/ Nejake jednoduche skripty. Diff
1770 4919 d 14 h kakl /Designs/MRAKOMER4/SW/HEX/ Pridan HEX bootloaderu. Diff
1769 4919 d 14 h kakl /Designs/MRAKOMER4/DOC/src/ Diff
1768 4919 d 14 h kakl /Designs/MRAKOMER4/SW/ Napsal jsem trochu dokumentace. Diff
1767 4919 d 17 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani zdrojaku pro teplomer Diff
1766 4922 d 22 h kaklik /Modules/ARM/STM32F10xRxT/ dokonceni uprav PCB pro vyrobu. Diff
1765 4923 d 1 h kaklik /Modules/ARM/STM32F10xRxT/PCB/ pridani technologickych znacek. Diff
1764 4923 d 13 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace oprav chyb Diff
1763 4923 d 14 h kaklik /Modules/ARM/STM32F10xRxT/ přegenerování technologických výstupů Diff
1762 4923 d 14 h kaklik /Modules/ARM/STM32F10xRxT/ uklid ve slozkach modulu. Diff
1761 4923 d 15 h kaklik / Test opetovneho povoleni pristupu robotum do WebSVN. Diff
1760 4923 d 15 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ zmena absolutnich cest v projektu na relativni. Diff
1759 4924 d 13 h kakl /Modules/TDC/GP201A/SW/PICinterface/ implementace MR2. TDC ale nereaguje na stop impuls. Diff
1758 4924 d 16 h kakl /Modules/TDC/GP201A/SW/PICinterface/ znicializovany nastaveni registru Diff
1757 4924 d 18 h kakl /Modules/TDC/GP201A/SW/PICinterface/ po nadefinovani struktur pro registry se ukazalo ze nejvetsi velikost olozky struktury je 8bit. Diff
1756 4924 d 20 h kakl /Modules/TDC/GP201A/SW/PICinterface/ Diff