Rev Age Author Path Log message Diff
1809 4891 d 0 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 4891 d 14 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1807 4891 d 16 h kaklik / pripravy k vyrobě Diff
1806 4891 d 16 h kaklik /Designs/HAM Constructions/SDRX01B/ ppřidání spousty prokovů, srovnání popisků. Diff
1805 4891 d 17 h kaklik /Designs/HAM Constructions/SDRX01B/PCB/ Diff
1804 4891 d 19 h kaklik /Designs/HAM Constructions/SDRX01B/PCB/ Diff
1803 4891 d 20 h kaklik /Designs/HAM Constructions/SDRX01B/ ve schematu aktualizovano zapojeni trimru Diff
1802 4893 d 1 h kaklik /Modules/ARM/STM32F10xRxT/ upravy ve vyliti medi. Diff
1801 4893 d 2 h kaklik /Modules/Sensors/ prejmenovani dokumentacni slozky GSENSE01A Diff
1800 4893 d 2 h kaklik /Modules/Sensors/MMA7260/DOC/ Diff
1799 4893 d 2 h kaklik /Modules/PIC/PICPROGUSB02A/DOC/ oprava nadpisu Diff
1798 4896 d 23 h kaklik / aktualizace schemat v PDF. Diff
1797 4900 d 3 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 4900 d 3 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 4900 d 14 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 4900 d 17 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 4901 d 20 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.
Diff
1792 4901 d 21 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4901 d 21 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4901 d 21 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 4902 d 3 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1788 4903 d 18 h kaklik /Designs/HAM Constructions/SDRX01B/ zapis aktualniho stavu Diff
1787 4904 d 20 h kakl /Designs/MRAKOMER4/DOC/ Zapomnel jsem na informaci, ze MM vraci -273,15 , kdyz je chyba. Diff
1786 4908 d 15 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 4908 d 15 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 4908 d 16 h kaklik / zacatek navrhu spoje. Diff
1783 4908 d 20 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 4908 d 20 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 4908 d 22 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 4909 d 16 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 4909 d 17 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 4909 d 19 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1777 4911 d 1 h kakl /Designs/MRAKOMER4/DOC/ Jazykova korektura manualu. Diff
1776 4911 d 18 h kakl /Designs/MRAKOMER4/ Prvni korektura dokumentace. Diff
1775 4912 d 20 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff
1774 4913 d 1 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani mereni teploty pomoci ccidla DS18B20 Diff
1773 4913 d 2 h kakl /Designs/MRAKOMER4/ Nova PDF schemata. Diff
1772 4913 d 3 h kakl /Designs/MRAKOMER4/DOC/src/ Prejmenovani zdrojaku dokumentace. Diff
1771 4913 d 3 h kakl /Designs/MRAKOMER4/bat/ Nejake jednoduche skripty. Diff
1770 4913 d 16 h kakl /Designs/MRAKOMER4/SW/HEX/ Pridan HEX bootloaderu. Diff