Rev Age Author Path Log message Diff
1880 4871 d 7 h kaklik /Server/GenIndex/Templates/ zadani ukolu na praktika Diff
1879 4871 d 12 h jacho / Diff
1878 4871 d 13 h jacho /Modules/AVR/ Diff
1877 4871 d 13 h jacho /Modules/AVR/ATmega801B/ Diff
1876 4871 d 13 h jacho /Modules/AVR/ATmegaTQ4401A/ Diff
1875 4871 d 13 h jacho /Modules/AVR/ATmega801B/ Diff
1874 4871 d 14 h kaklik /Modules/CommSerial/ETH01A/SCH/ vylepseni odruseni Diff
1873 4871 d 16 h kaklik /Designs/Tools/reflow2/SW/ Přidání reflow .h od MIJA. Diff
1872 4871 d 19 h kaklik /Designs/Tools/reflow2/SW/ Přidání reflow .h od MIJA. Diff
1871 4872 d 6 h kaklik /Modules/CommSerial/ETH01A/ vygenerovani zakladni obrazkove dokumentace. Diff
1870 4872 d 8 h kaklik /Modules/PIC/PIC16F87xTQ4401B/ pridani spravne cesty Diff
1869 4872 d 8 h kaklik /Server/GenIndex/ chba opravena Diff
1868 4872 d 10 h kaklik /Server/GenIndex/ navrácení do funkčního stavu Diff
1867 4872 d 10 h kaklik /Server/GenIndex/ vytvořena buňka s okkazem do obchodu - oprava chyby ve scriptu. Diff
1866 4872 d 10 h kaklik / vytvořena buňka s okkazem do obchodu. Diff
1865 4872 d 13 h kaklik /Server/GenIndex/Templates/ html dokumentace presunuta do casti tabulky s dokumentaci. Diff
1864 4872 d 14 h kaklik /Server/GenIndex/ napsan clanek o pripojeni CLKGEN k pocitaci. Diff
1863 4872 d 17 h kaklik /Modules/Clock/CLKGEN01B/DOC/ napsan clanek o pripojeni CLKGEN k pocitaci. Diff
1862 4873 d 12 h kakl /Designs/MRAKOMER4/SW/ Pokus s regulaci vykonneho topeni pro Sibir. Diff
1861 4874 d 11 h kaklik /Designs/Tools/reflow2/ pridan zdrojak pro reflow s PIC. Diff
1860 4874 d 12 h kaklik /Designs/ oprava zobrazení ikon Diff
1859 4874 d 13 h kaklik /Designs/ přesunutí některých konstrukcí do nové složky. Diff
1858 4874 d 13 h kaklik /Designs/ přesunutí některých konstrukcí do nové složky. Diff
1857 4874 d 13 h kaklik /Designs/ založení nové složky pro zařízení zaznamenávající data Diff
1856 4874 d 15 h kaklik /Modules/ARM/STM32F10xRxT/ pridani fotky ARMu Diff
1855 4876 d 6 h kaklik /Modules/CommSerial/ETH01A/PCB/ Dokončena hlavní část návrhu PCB. Diff
1854 4876 d 19 h kaklik / drobná SEO oprimalizace podle návrhu google. Diff
1853 4877 d 5 h kaklik / verifikace webu googlem Diff
1852 4877 d 7 h kaklik /Modules/CommSerial/ETH01A/SCH/ Diff
1851 4877 d 7 h kaklik /Modules/CommSerial/ETH01A/ pokracovani v navrhu PCB pro ethernet. Diff
1850 4877 d 8 h kaklik /Modules/CommSerial/ETH01A/PCB/ Diff
1849 4877 d 9 h kaklik /Modules/CommSerial/ETH01A/PCB/ pokracovani v navrhu PCB pro ethernet. Diff
1848 4877 d 10 h kaklik /Modules/CommSerial/ETH01A/ vyreseno krizeni spoju Diff
1847 4877 d 10 h kaklik /Modules/CommSerial/ETH01A/ navrh PCB pro ethernet. Diff
1846 4877 d 11 h kaklik /Modules/CommSerial/ETH01A/ navrh PCB pro ethernet. Diff
1845 4877 d 11 h kaklik /Modules/CommSerial/ETH01A/ navrh PCB pro ethernet. Diff
1844 4877 d 12 h kaklik /Modules/ Diff
1843 4877 d 13 h kaklik /Modules/CommSerial/ETH01A/PCB/ navrh PCB pro ethernet. Diff
1842 4877 d 13 h kaklik /Modules/CommSerial/ETH01A/PCB/ navrh PCB pro ethernet. Diff
1841 4878 d 7 h kaklik /Modules/Clock/CLKGEN01B/DOC/ aktualizace dokumentce. Diff