Rev Age Author Path Log message Diff
1791 4936 d 15 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4936 d 15 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 4936 d 21 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 4943 d 9 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 4943 d 9 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 4943 d 10 h kaklik / zacatek navrhu spoje. Diff
1783 4943 d 14 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 4943 d 15 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 4943 d 16 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 4944 d 11 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 4944 d 11 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 4944 d 14 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1775 4947 d 15 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff
1774 4947 d 20 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani mereni teploty pomoci ccidla DS18B20 Diff
1767 4948 d 13 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani zdrojaku pro teplomer Diff
1766 4951 d 17 h kaklik /Modules/ARM/STM32F10xRxT/ dokonceni uprav PCB pro vyrobu. Diff
1765 4951 d 21 h kaklik /Modules/ARM/STM32F10xRxT/PCB/ pridani technologickych znacek. Diff
1764 4952 d 8 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace oprav chyb Diff
1763 4952 d 10 h kaklik /Modules/ARM/STM32F10xRxT/ přegenerování technologických výstupů Diff
1762 4952 d 10 h kaklik /Modules/ARM/STM32F10xRxT/ uklid ve slozkach modulu. Diff
1760 4952 d 11 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ zmena absolutnich cest v projektu na relativni. Diff
1759 4953 d 9 h kakl /Modules/TDC/GP201A/SW/PICinterface/ implementace MR2. TDC ale nereaguje na stop impuls. Diff
1758 4953 d 12 h kakl /Modules/TDC/GP201A/SW/PICinterface/ znicializovany nastaveni registru Diff
1757 4953 d 14 h kakl /Modules/TDC/GP201A/SW/PICinterface/ po nadefinovani struktur pro registry se ukazalo ze nejvetsi velikost olozky struktury je 8bit. Diff
1756 4953 d 16 h kakl /Modules/TDC/GP201A/SW/PICinterface/ Diff
1755 4953 d 17 h kakl /Modules/TDC/GP201A/SW/PICinterface/ Opsano nastavebi vetsiny registru Diff
1754 4953 d 20 h kakl /Modules/ Diff
1753 4954 d 15 h kakl /Modules/TDC/GP201A/SW/PICinterface/ zakonzervovani kodu pred vytvorenim funkci pro nastaveni TDC. Diff
1751 4956 d 13 h kaklik / zaznam nalezenych chyb Diff
1745 4959 d 15 h kakl /Modules/TDC/GP201A/SW/PICinterface/ prvni verze funkcni komunikace s TDC. Zbyva doresit nastavovani registru. Diff
1744 4960 d 7 h kakl /Modules/TDC/GP201A/ opravena chyba v popisu napajeni. zacatek psani firmwaru Diff
1743 4961 d 8 h kakl /Modules/CommSerial/ETH01A/ Vytvořena první část schéma pro Ethernet modul. Chybí PoE část a dokreslení ETH konektoru. Diff
1742 4961 d 18 h kaklik /Modules/ADconverters/ADCmonoPPI01A/ nalezene chyby Diff
1741 4961 d 20 h kakl /Modules/PIC/PIC18F8xTQ8001A/ vylepseni osazovaku Diff
1740 4962 d 17 h kakl /Modules/ opravy PCB Diff
1739 4963 d 8 h kakl /Modules/ARM/STM32F10xRxT/ Uprava PCB Diff
1738 4964 d 8 h kaklik /Modules/ARM/STM32F10xRxT/PCB/ zbyva vyhazet nove zmrsene cesty. Diff
1737 4964 d 9 h kaklik /Modules/ARM/STM32F10xRxT/ Diff
1736 4964 d 10 h kaklik /Modules/ARM/STM32F10xRxT/ meziverze se synchronizaci schematu a PCB. Diff
1727 4966 d 18 h kaklik /Modules/ARM/STM32F10xRxT/ vylepseni dokumentace. Diff