Rev Age Author Path Log message Diff
3178 4124 d 0 h kaklik / uprava skriptu pro vyrobu qr kodu a vyroba QR kodu pro nove moduly.. Diff
3174 4126 d 4 h jacho /Modules/ Diff
3146 4132 d 7 h kaklik /Modules/ odstraneny nadbytecne rezistory a nahrazeny rezervnimi pull up / pull down rezistory Diff
3108 4141 d 20 h kaklik /Modules/ pridani QR kodu i v dalsich adresarich. Diff
3106 4141 d 21 h kaklik / vygenerovani QR kodu v modulech, ktere maji existujici soubor PrjInfo.txt Diff
3094 4144 d 8 h miho /Modules/CPLD_FPGA/XILINX_CHIPSCOPE/BIN/14.6/ Přidán překlad FPGA S3AN01_ChipScope pro právě uvolněné ISE verze 14.6. Diff
3093 4145 d 4 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/XVC_1x/ Doplněna podpora mlab_xvcd pro Raspberry Pi Linux Diff
3092 4145 d 13 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/XVC_1x/lib_linux/ Zapomenuté knihovny pro XVCD (mají zakázanou příponu a tak unikly pozornosti) Diff
3091 4147 d 3 h miho /Modules/CPLD_FPGA/XILINX_CHIPSCOPE/ Demo aplikace Xilinx ChipScope pro S3AN01 s použitím Xilinx Virtual Cable technologie Diff
3090 4147 d 4 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/XVC_1x/ Doplněna varianta mlab_xvcd_i386 o variantu for pro x86_64 Diff
2947 4196 d 22 h miho /Modules/CPLD_FPGA/XILINX_XVC/ Diff
2942 4198 d 3 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/XVC_1x/ Uvolněna Linux verze programu mlab_xvcd (ověřeno na Ubuntu 12.04LTS) Diff
2941 4198 d 3 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/XVC_1x/ Program mlab_xvcd po restrukturalizaci zdrojáků a opravě cest a komentářů (formální změny) Diff
2940 4201 d 21 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/XVC_1x/ Rozšíření programu mlab_xvcd o podporu pro Linux (Linux verze ještě nutno doladit, funguje jen někde). Diff
2939 4202 d 11 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X02A/ Dokončena dokumentace modulu XVC_FT220X02A Diff
2937 4203 d 21 h miho /Modules/CPLD_FPGA/XILINX_XVC/ Přidány obrázky do sekce XVC Diff
2936 4203 d 21 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X01A/DOC/ Dokončena dokumentace modulu XVC_FT220X01A (včetně HTML verze) Diff
2935 4205 d 9 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/XVC_1x/ Oprava ošetření chybových stavů programu mlab_xvcd.exe (test odpojení kabelu během čekání na accept) Diff
2933 4207 d 21 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/XVC_1x/ Zlepšení chybových výpisů (vícenásobné spuštění programu a zařízení používané jiným programem) Diff
2932 4207 d 22 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X02A/ Aktualizace SCH a PCB souborů (opravy součástek) pro XVC_FT220X02A (jen formální změny a změny hodnot) Diff
2931 4207 d 22 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X01A/ Aktualizace SCH a PCB souborů (opravy součástek) pro XVC_FT220X01A (jen formální změny a změny hodnot) Diff
2930 4208 d 6 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X01A/EEPROM/ Doplněna konfigurace pro obvod FT230XS pro modul XVC_FT220X Diff
2929 4208 d 12 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X01A/EEPROM/ Přidána dávka pro programování EEPROM obvodu FTDI modulu XVC_FT220X Diff
2879 4231 d 11 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X02A/ Oprava M1 (maskování FIDU značek). Diff
2878 4235 d 10 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X02A/ Posunul jsem některé SMD součástky aby se nedotýkaly otvory v masce. Diff
2874 4239 d 9 h kaklik / zapis pripominek ke konstrukci modulu Diff
2856 4242 d 6 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X02A/ Nový modul XVC_FT220X02A (odvozený z XVC_FT220X01A), zatím bez dokumentace. Diff
2697 4324 d 4 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_SOFTWARE/ Program mlab_xvcd.exe včetně zdrojáků. Obslužný program Xilinx Virtual Cable pro Windows a FTDI. Diff
2682 4334 d 9 h miho /Modules/CPLD_FPGA/XILINX_XVC/XVC_FT220X01A/ Doplněny technologické a dokumentační výstupy XVC_FT220X01A, chybí návod, BOM a dávka pro naprogramování EEPROM. Diff
2681 4337 d 23 h miho /Modules/CPLD_FPGA/XILINX_XVC/ Oprava popisného souboru (formální změna) Diff
2680 4337 d 23 h miho /Modules/CPLD_FPGA/XILINX_XVC/ Nový modul XVC s FT220X (zatím jen design soubory). Čeká na otestování. Diff
2534 4443 d 5 h kakl /Modules/CPLD_FPGA/S3AN01B/VHDL/PulseGen/src/ Pridano generovani baliku pulzu a prepinatelna opakovaci frekvence na DOPSW. Vynulovani na TL. Diff
2533 4443 d 5 h kakl /Modules/CPLD_FPGA/S3AN01B/VHDL/PulseGen/ Pridano automaticke verzovani. Diff
2528 4447 d 20 h kakl /Modules/CPLD_FPGA/S3AN01B/VHDL/PulseGen/ Pulzni generator.
Prvni funkcni verze.
Prekryvajici se impulzy 10ns az 2us.
Opakovaci frekvence cca 1,6kHz.
Diff
2338 4700 d 4 h miho /Modules/CPLD_FPGA/ Opravena cesta k ikoně Diff
2337 4700 d 4 h miho /Modules/CPLD_FPGA/S3AN01B/DOC/HTML/ Doplněna HTML verze dokumentace pro S3AN01B Diff
2336 4700 d 6 h miho /Modules/CPLD_FPGA/S3AN01B/ Aktualizovaná HW dokumentace desky S3AN01B s obvodem FPGA XILINX Sparatn3AN Diff
2335 4700 d 21 h miho /Modules/CPLD_FPGA/S3AN01B/DOC/SRC/ Rozepsaná dokumentace pro FPGA desku S3AN01B Diff
1968 4938 d 12 h miho /Modules/CPLD_FPGA/S3AN01A/DOC/ Doplněna PDF verze dokumentace S3AN01A Diff
1955 4940 d 9 h miho /Modules/CPLD_FPGA/S3AN01A/DOC/SRC/ Diff