Rev Age Author Path Log message Diff
3758 3650 d 7 h kaklik / Optimalizace návrhu. Diff
3751 3659 d 4 h kaklik /Modules/ aktualizace dokumentace ke kmitoctovemu syntezatoru s pic. Diff
3731 3682 d 17 h jacho /Modules/Clock/CLKDIV01A/ Diff
3730 3682 d 17 h jacho /Modules/Clock/CLKDIV01A/ Diff
3678 3812 d 5 h roman /Modules/Clock/CLKGEN01B/FZP/ add FRITZING part - CLKGEN01B Diff
3677 3812 d 11 h roman /Modules/Clock/CLKDIV01A/FZP/ add fritzing CLKDIV01A Diff
3620 3868 d 15 h kaklik /Modules/Clock/CLKDIV01A/ aktualizace dokumentacniho PDF od modulu. Diff
3592 3884 d 13 h kaklik /Modules/Clock/CLKDIV01A/ Opraveno oznaceni 1 u integrovaneh oobvodu. Diff
3590 3886 d 10 h kaklik /Modules/ zaznam nalezenych chyb. Diff
3509 3911 d 8 h kaklik /Modules/ pregenerovani dokumentace. Diff
3507 3912 d 2 h kaklik /Modules/ založen nový modul pro digitalizaci signálu z SDRX01B. Diff
3490 3925 d 8 h miho / Doplněna dokumentace firmwaru USBasp pro modul AVRUSB01, drobné opravy Diff
3475 3930 d 8 h kaklik / Pridani dalsi dokumentace. Diff
3459 3938 d 12 h kaklik / pridani obrazku nove vyvijenych konstrukci. Diff
3447 3957 d 11 h kaklik /Modules/Clock/CLKDIV01A/ pradani maleho obrazku modulu. Diff
3445 3957 d 11 h kaklik / zlepseni dokumentace modulu. Diff
3444 3957 d 11 h kaklik /Modules/Clock/CLKDIV01A/ zaznam chyb na modulu. Diff
3431 3962 d 9 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 3962 d 10 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 3962 d 12 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 3962 d 17 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 3964 d 12 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 3966 d 4 h kaklik / pridani dalsi dokumentace. Diff
3424 3966 d 6 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff
3421 3968 d 9 h kaklik / vylepseni dokumentace. Diff
3404 3988 d 1 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovani nahledu. Diff
3403 3988 d 1 h kaklik /Modules/Clock/CLKDIV01A/ oprava chyb z TODO. Diff
3402 3988 d 2 h kaklik /Modules/Clock/CLKDIV01A/ zaznam nalezenych chyb.. Diff
3401 3988 d 2 h kaklik /Modules/Clock/CLKDIV01A/ pridani popisu nalezenych chyb. Diff
3398 3988 d 6 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3397 3988 d 6 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3396 3988 d 7 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovanitechnologickych vystupu Diff
3395 3988 d 7 h kaklik /Modules/Clock/CLKDIV01A/ Diff
3394 3988 d 8 h kaklik /Modules/Clock/CLKDIV01A/ ulozeni verze pred otocenim konektoru. Diff
3393 3988 d 9 h kaklik /Modules/Clock/CLKDIV01A/PCB/ zapojeni diff paru. Diff
3392 3988 d 9 h kaklik /Modules/Clock/CLKDIV01A/PCB/ Diff
3391 3988 d 9 h kaklik /Modules/Clock/CLKDIV01A/PCB/ prvni slusne zapojeni diferencialnich paru. Diff
3389 3988 d 10 h kaklik /Modules/Clock/CLKDIV01A/PCB/ otoceni a srovnani konektoru Diff
3388 3988 d 10 h kaklik /Modules/Clock/CLKDIV01A/ Diff
3387 3988 d 11 h kaklik /Modules/Clock/CLKDIV01A/ Diff