Rev Age Author Path Log message Diff
1834 4890 d 0 h kaklik /Modules/PIC/PIC18F8xTQ8001A/ aktualizace fotografií. Diff
1833 4890 d 0 h kaklik / aktualizace fotografií. Diff
1832 4891 d 17 h kaklik /Modules/Clock/CLKGEN01B/ nove fotky modulu Diff
1831 4891 d 18 h kaklik / nove fotky modulu Diff
1829 4894 d 18 h kaklik /Modules/CommSerial/ vygenerovany seznamy soucastek Diff
1828 4894 d 19 h kaklik /Modules/Sensors/GSENSE01A/SCH/ vygenerovani seznamu soucastek Diff
1827 4895 d 1 h kaklik /Modules/Clock/CLKGEN01B/DOC/ opraven překlep Diff
1824 4896 d 4 h kaklik / vygeneroavany 3D nahledy Diff
1823 4896 d 4 h kaklik /Modules/Clock/CLKGEN01B/SCH/ vygenerovan seznam materialu Diff
1820 4898 d 15 h kaklik /Modules/Sensors/HUM01A/ domonstracni software pro meření vlhkosti. Diff
1819 4901 d 3 h kaklik /Modules/ARM/STM32F10xRxT/SCH/ vygenerovani seznamu materialu Diff
1818 4902 d 2 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ vzmena IO nemela na funkci vliv. Diff
1817 4902 d 3 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ Poslední pokus před výměnou IO. Diff
1816 4902 d 19 h kaklik / Diff
1815 4902 d 20 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ vyzkoušen přímo zápis hodnot registrů z datasheetu. Obvod pořád neměří čas. Diff
1814 4903 d 5 h kaklik / vygenerovani nahledu Diff
1813 4903 d 6 h kaklik / vygenerovani technologickych vystupu. Diff
1811 4903 d 16 h kaklik / Diff
1810 4903 d 19 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 4904 d 2 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 4904 d 16 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1802 4906 d 3 h kaklik /Modules/ARM/STM32F10xRxT/ upravy ve vyliti medi. Diff
1801 4906 d 4 h kaklik /Modules/Sensors/ prejmenovani dokumentacni slozky GSENSE01A Diff
1800 4906 d 4 h kaklik /Modules/Sensors/MMA7260/DOC/ Diff
1799 4906 d 4 h kaklik /Modules/PIC/PICPROGUSB02A/DOC/ oprava nadpisu Diff
1798 4910 d 2 h kaklik / aktualizace schemat v PDF. Diff
1797 4913 d 6 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 4913 d 6 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 4913 d 16 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 4913 d 19 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 4914 d 23 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.
Diff
1792 4914 d 23 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4914 d 23 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4914 d 23 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 4915 d 6 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 4921 d 17 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 4921 d 18 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 4921 d 18 h kaklik / zacatek navrhu spoje. Diff
1783 4921 d 23 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 4921 d 23 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff