Rev Age Author Path Log message Diff
1952 4778 d 23 h kaklik /Modules/Clock/CLKGEN01B/DOC/ oprava preklepu Diff
1950 4783 d 13 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1947 4783 d 22 h kaklik / prejmenovani souboru podle konvence Diff
1946 4784 d 2 h kaklik /Modules/PIC/PIC18F8xTQ8001A/DOC/ aktualizace dokumentace Diff
1941 4786 d 10 h kaklik /Modules/H_Bridge/MPC17511HB01A/DOC/ oprava dokumentace Diff
1939 4788 d 8 h kaklik /Modules/Clock/CLKGEN01B/ preklad Diff
1937 4790 d 6 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 4790 d 6 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 4790 d 12 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4791 d 2 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4791 d 2 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4793 d 6 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff
1931 4795 d 21 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ testovani TDC Diff
1930 4796 d 1 h kaklik / preklad kodu Diff
1914 4806 d 5 h kaklik /Modules/CommSerial/ETH02A/ Vygenerovani potisku Diff
1913 4806 d 5 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1912 4806 d 6 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1911 4807 d 0 h kaklik /Modules/ Vyvoj tistaku pro ETHERNET. Diff
1910 4808 d 0 h kaklik /Modules/ARM/STM32F10xRxT/ nalezene chyby Diff
1908 4809 d 19 h klimma /Modules/PowerSupply/klimma/ Diff
1907 4810 d 0 h kaklik /Modules/PowerSupply/MC3406301A/pdf/ dokumentace Diff
1906 4811 d 11 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A doplnění obrázků Diff
1899 4812 d 3 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A je již zastaralá konstrukce Diff
1898 4812 d 3 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B revize desky S3AN01A (s opravami) Diff
1897 4812 d 3 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ S3AN01A doplněny texty Diff
1896 4816 d 1 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A opravy schématu (doplnění Errata) a přenesení změn do PCB. Diff
1894 4816 d 20 h kaklik /Modules/CommSerial/ETH02A/ Diff
1892 4825 d 20 h kaklik /Modules/CommSerial/ETH02A/ zacatek kresleni PCB Diff
1891 4825 d 22 h kaklik /Modules/ schema modulu s ehternet konektorem. Diff
1890 4828 d 2 h kaklik /Modules/ARM/STM32F10xRxT/ Diff
1888 4828 d 3 h kaklik / vygenerevani osazovaku Diff
1887 4833 d 2 h kaklik /Modules/CommSerial/ založen nový modul s ethernet konektorem. Diff
1886 4833 d 21 h kakl /Modules/TDC/GP201A/SW/PICinterface/ Prvni verze, co neco meri. Diff
1883 4836 d 22 h jacho /Modules/ pridani odkazu na UST Diff
1882 4836 d 22 h jacho /Modules/ADconverters/ADCmonoSPI01B/ pridani odkazu na ust Diff
1879 4839 d 2 h jacho / Diff
1878 4839 d 2 h jacho /Modules/AVR/ Diff
1877 4839 d 3 h jacho /Modules/AVR/ATmega801B/ Diff
1876 4839 d 3 h jacho /Modules/AVR/ATmegaTQ4401A/ Diff
1875 4839 d 3 h jacho /Modules/AVR/ATmega801B/ Diff