Rev Age Author Path Log message Diff
1968 4808 d 3 h miho /Modules/CPLD_FPGA/S3AN01A/DOC/ Doplněna PDF verze dokumentace S3AN01A Diff
1967 4808 d 12 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ oprava chyby ve vypoctu casu a implementace mereni teploty. Diff
1966 4808 d 12 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ prvni implementace prepoctu na realne jednotky. Diff
1965 4808 d 15 h kaklik /Modules/TDC/GP201A/ implementace i posledni primitivy pro nastavovani registru Diff
1964 4808 d 16 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ prepsani cteni dat do puvodnich primitiv. Diff
1962 4809 d 12 h kaklik /Modules/Sensors/IUC01A/ vytvoreni modulu pro proudove cidlo. Diff
1956 4809 d 22 h kaklik /Modules/PIC/PICPROGUSB02A/ vylepseni fotografii Diff
1955 4810 d 0 h miho /Modules/CPLD_FPGA/S3AN01A/DOC/SRC/ Diff
1954 4810 d 0 h miho /Modules/CPLD_FPGA/S3AN01A/ Dokumentace pro S3AN01A (podomácku vyrobená verze) Diff
1953 4810 d 14 h kaklik /Modules/Clock/CLKGEN01B/DOC/SRC/ prejmenovani podle konvence Diff
1952 4810 d 14 h kaklik /Modules/Clock/CLKGEN01B/DOC/ oprava preklepu Diff
1950 4815 d 4 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1947 4815 d 13 h kaklik / prejmenovani souboru podle konvence Diff
1946 4815 d 17 h kaklik /Modules/PIC/PIC18F8xTQ8001A/DOC/ aktualizace dokumentace Diff
1941 4818 d 1 h kaklik /Modules/H_Bridge/MPC17511HB01A/DOC/ oprava dokumentace Diff
1939 4819 d 23 h kaklik /Modules/Clock/CLKGEN01B/ preklad Diff
1937 4821 d 21 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 4821 d 21 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 4822 d 3 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4822 d 17 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4822 d 17 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4824 d 21 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff
1931 4827 d 12 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ testovani TDC Diff
1930 4827 d 16 h kaklik / preklad kodu Diff
1914 4837 d 20 h kaklik /Modules/CommSerial/ETH02A/ Vygenerovani potisku Diff
1913 4837 d 20 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1912 4837 d 21 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1911 4838 d 15 h kaklik /Modules/ Vyvoj tistaku pro ETHERNET. Diff
1910 4839 d 15 h kaklik /Modules/ARM/STM32F10xRxT/ nalezene chyby Diff
1908 4841 d 10 h klimma /Modules/PowerSupply/klimma/ Diff
1907 4841 d 15 h kaklik /Modules/PowerSupply/MC3406301A/pdf/ dokumentace Diff
1906 4843 d 2 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A doplnění obrázků Diff
1899 4843 d 18 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A je již zastaralá konstrukce Diff
1898 4843 d 18 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B revize desky S3AN01A (s opravami) Diff
1897 4843 d 18 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ S3AN01A doplněny texty Diff
1896 4847 d 16 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A opravy schématu (doplnění Errata) a přenesení změn do PCB. Diff
1894 4848 d 11 h kaklik /Modules/CommSerial/ETH02A/ Diff
1892 4857 d 11 h kaklik /Modules/CommSerial/ETH02A/ zacatek kresleni PCB Diff
1891 4857 d 13 h kaklik /Modules/ schema modulu s ehternet konektorem. Diff
1890 4859 d 17 h kaklik /Modules/ARM/STM32F10xRxT/ Diff