Rev Age Author Path Log message Diff
3758 3654 d 22 h kaklik / Optimalizace návrhu. Diff
3751 3663 d 19 h kaklik /Modules/ aktualizace dokumentace ke kmitoctovemu syntezatoru s pic. Diff
3731 3687 d 8 h jacho /Modules/Clock/CLKDIV01A/ Diff
3730 3687 d 8 h jacho /Modules/Clock/CLKDIV01A/ Diff
3678 3816 d 20 h roman /Modules/Clock/CLKGEN01B/FZP/ add FRITZING part - CLKGEN01B Diff
3677 3817 d 2 h roman /Modules/Clock/CLKDIV01A/FZP/ add fritzing CLKDIV01A Diff
3620 3873 d 6 h kaklik /Modules/Clock/CLKDIV01A/ aktualizace dokumentacniho PDF od modulu. Diff
3592 3889 d 4 h kaklik /Modules/Clock/CLKDIV01A/ Opraveno oznaceni 1 u integrovaneh oobvodu. Diff
3590 3891 d 1 h kaklik /Modules/ zaznam nalezenych chyb. Diff
3509 3915 d 23 h kaklik /Modules/ pregenerovani dokumentace. Diff
3507 3916 d 17 h kaklik /Modules/ založen nový modul pro digitalizaci signálu z SDRX01B. Diff
3490 3929 d 23 h miho / Doplněna dokumentace firmwaru USBasp pro modul AVRUSB01, drobné opravy Diff
3475 3934 d 23 h kaklik / Pridani dalsi dokumentace. Diff
3459 3943 d 3 h kaklik / pridani obrazku nove vyvijenych konstrukci. Diff
3447 3962 d 2 h kaklik /Modules/Clock/CLKDIV01A/ pradani maleho obrazku modulu. Diff
3445 3962 d 2 h kaklik / zlepseni dokumentace modulu. Diff
3444 3962 d 2 h kaklik /Modules/Clock/CLKDIV01A/ zaznam chyb na modulu. Diff
3431 3967 d 0 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 3967 d 1 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 3967 d 3 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 3967 d 8 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 3969 d 4 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 3970 d 19 h kaklik / pridani dalsi dokumentace. Diff
3424 3970 d 21 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff
3421 3973 d 0 h kaklik / vylepseni dokumentace. Diff
3404 3992 d 16 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovani nahledu. Diff
3403 3992 d 16 h kaklik /Modules/Clock/CLKDIV01A/ oprava chyb z TODO. Diff
3402 3992 d 17 h kaklik /Modules/Clock/CLKDIV01A/ zaznam nalezenych chyb.. Diff
3401 3992 d 17 h kaklik /Modules/Clock/CLKDIV01A/ pridani popisu nalezenych chyb. Diff
3398 3992 d 21 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3397 3992 d 21 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3396 3992 d 22 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovanitechnologickych vystupu Diff
3395 3992 d 22 h kaklik /Modules/Clock/CLKDIV01A/ Diff
3394 3992 d 23 h kaklik /Modules/Clock/CLKDIV01A/ ulozeni verze pred otocenim konektoru. Diff
3393 3993 d 0 h kaklik /Modules/Clock/CLKDIV01A/PCB/ zapojeni diff paru. Diff
3392 3993 d 0 h kaklik /Modules/Clock/CLKDIV01A/PCB/ Diff
3391 3993 d 0 h kaklik /Modules/Clock/CLKDIV01A/PCB/ prvni slusne zapojeni diferencialnich paru. Diff
3389 3993 d 1 h kaklik /Modules/Clock/CLKDIV01A/PCB/ otoceni a srovnani konektoru Diff
3388 3993 d 1 h kaklik /Modules/Clock/CLKDIV01A/ Diff
3387 3993 d 2 h kaklik /Modules/Clock/CLKDIV01A/ Diff