Rev Age Author Path Log message Diff
4696 2967 d 12 h kaklik / Nove dokumentace k modulum. Diff
4693 2973 d 8 h kaklik /Modules/Clock/CLKGEN01B/DOC/ vylepsena poznamka o osazovani napetoveho translatoru. Diff
4692 2973 d 9 h kaklik /Modules/Clock/CLKGEN01B/DOC/ zrcadlen osazovak spodni strany PCB. Diff
4691 2973 d 10 h kaklik /Modules/Clock/CLKGEN01B/DOC/ Doplneni osazovaku a seznamu soucastek do dokumentace. Diff
4460 3162 d 11 h kaklik / smazani backup souboru. Diff
4399 3193 d 2 h kaklik /Modules/Clock/CLKGEN01B/ zlepšení dokumentace ke kmitočtovému generátoru. Diff
4116 3426 d 10 h jacho /Modules/ Diff
3758 3618 d 2 h kaklik / Optimalizace návrhu. Diff
3751 3626 d 23 h kaklik /Modules/ aktualizace dokumentace ke kmitoctovemu syntezatoru s pic. Diff
3731 3650 d 12 h jacho /Modules/Clock/CLKDIV01A/ Diff
3730 3650 d 12 h jacho /Modules/Clock/CLKDIV01A/ Diff
3678 3780 d 1 h roman /Modules/Clock/CLKGEN01B/FZP/ add FRITZING part - CLKGEN01B Diff
3677 3780 d 6 h roman /Modules/Clock/CLKDIV01A/FZP/ add fritzing CLKDIV01A Diff
3620 3836 d 10 h kaklik /Modules/Clock/CLKDIV01A/ aktualizace dokumentacniho PDF od modulu. Diff
3592 3852 d 9 h kaklik /Modules/Clock/CLKDIV01A/ Opraveno oznaceni 1 u integrovaneh oobvodu. Diff
3590 3854 d 5 h kaklik /Modules/ zaznam nalezenych chyb. Diff
3509 3879 d 3 h kaklik /Modules/ pregenerovani dokumentace. Diff
3507 3879 d 21 h kaklik /Modules/ založen nový modul pro digitalizaci signálu z SDRX01B. Diff
3490 3893 d 3 h miho / Doplněna dokumentace firmwaru USBasp pro modul AVRUSB01, drobné opravy Diff
3475 3898 d 3 h kaklik / Pridani dalsi dokumentace. Diff
3459 3906 d 8 h kaklik / pridani obrazku nove vyvijenych konstrukci. Diff
3447 3925 d 6 h kaklik /Modules/Clock/CLKDIV01A/ pradani maleho obrazku modulu. Diff
3445 3925 d 6 h kaklik / zlepseni dokumentace modulu. Diff
3444 3925 d 7 h kaklik /Modules/Clock/CLKDIV01A/ zaznam chyb na modulu. Diff
3431 3930 d 4 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 3930 d 5 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 3930 d 7 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 3930 d 12 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 3932 d 8 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 3934 d 0 h kaklik / pridani dalsi dokumentace. Diff
3424 3934 d 2 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff
3421 3936 d 4 h kaklik / vylepseni dokumentace. Diff
3404 3955 d 20 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovani nahledu. Diff
3403 3955 d 20 h kaklik /Modules/Clock/CLKDIV01A/ oprava chyb z TODO. Diff
3402 3955 d 21 h kaklik /Modules/Clock/CLKDIV01A/ zaznam nalezenych chyb.. Diff
3401 3955 d 21 h kaklik /Modules/Clock/CLKDIV01A/ pridani popisu nalezenych chyb. Diff
3398 3956 d 1 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3397 3956 d 1 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3396 3956 d 2 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovanitechnologickych vystupu Diff
3395 3956 d 3 h kaklik /Modules/Clock/CLKDIV01A/ Diff