Rev Age Author Path Log message Diff
1824 4953 d 22 h kaklik / vygeneroavany 3D nahledy Diff
1814 4961 d 0 h kaklik / vygenerovani nahledu Diff
1813 4961 d 0 h kaklik / vygenerovani technologickych vystupu. Diff
1811 4961 d 11 h kaklik / Diff
1810 4961 d 13 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 4961 d 20 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 4962 d 11 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1712 5015 d 11 h kaklik /Modules/Clock/CLKGEN01B/ Diff
1711 5015 d 11 h kaklik /Modules/Clock/CLKGEN01B/ uprava zemeni a rozlozeni soucastek Diff
1555 5160 d 11 h kaklik /Modules/Clock/ pokus s ladenim delky spoju Diff
1545 5173 d 21 h kaklik /Modules/Clock/CLKGEN01A/ potisk Diff
1543 5174 d 23 h kaklik /Modules/Clock/CLKGEN01A/ vymena CAM vystupu Diff
1542 5175 d 0 h kaklik /Modules/Clock/CLKGEN01A/ generovani technologickych dat. Diff
1541 5175 d 13 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1540 5175 d 13 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1539 5175 d 13 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1531 5192 d 12 h kaklik /Modules/Clock/CLKGEN01A/ pridani chybejicich terminacnich odporu.. Diff
1530 5192 d 20 h kaklik /Modules/Clock/CLKGEN01A/ Temer konecna verze PCB pro Si570. Respektive Si5XX Diff
1529 5192 d 21 h kaklik /Modules/Clock/CLKGEN01A/ Vpodstate hotovy tistak, jeste bude pokus s otocenim konektoru. Diff
1528 5192 d 22 h kaklik /Modules/ Diff
1526 5193 d 14 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1525 5193 d 14 h kaklik /Modules/Clock/CLKGEN01A/PCB/ zacatek prace na plosnem spoji. Diff