Rev Age Author Path Log message Diff
1824 5024 d 7 h kaklik / vygeneroavany 3D nahledy Diff
1814 5031 d 9 h kaklik / vygenerovani nahledu Diff
1813 5031 d 9 h kaklik / vygenerovani technologickych vystupu. Diff
1811 5031 d 20 h kaklik / Diff
1810 5031 d 22 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 5032 d 6 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 5032 d 20 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1712 5085 d 20 h kaklik /Modules/Clock/CLKGEN01B/ Diff
1711 5085 d 20 h kaklik /Modules/Clock/CLKGEN01B/ uprava zemeni a rozlozeni soucastek Diff
1555 5230 d 20 h kaklik /Modules/Clock/ pokus s ladenim delky spoju Diff
1545 5244 d 6 h kaklik /Modules/Clock/CLKGEN01A/ potisk Diff
1543 5245 d 8 h kaklik /Modules/Clock/CLKGEN01A/ vymena CAM vystupu Diff
1542 5245 d 9 h kaklik /Modules/Clock/CLKGEN01A/ generovani technologickych dat. Diff
1541 5245 d 22 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1540 5245 d 22 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1539 5245 d 22 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1531 5262 d 21 h kaklik /Modules/Clock/CLKGEN01A/ pridani chybejicich terminacnich odporu.. Diff
1530 5263 d 5 h kaklik /Modules/Clock/CLKGEN01A/ Temer konecna verze PCB pro Si570. Respektive Si5XX Diff
1529 5263 d 6 h kaklik /Modules/Clock/CLKGEN01A/ Vpodstate hotovy tistak, jeste bude pokus s otocenim konektoru. Diff
1528 5263 d 7 h kaklik /Modules/ Diff
1526 5263 d 23 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1525 5263 d 23 h kaklik /Modules/Clock/CLKGEN01A/PCB/ zacatek prace na plosnem spoji. Diff