Rev Age Author Path Log message Diff
1817 5039 d 20 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ Poslední pokus před výměnou IO. Diff
1816 5040 d 11 h kaklik / Diff
1815 5040 d 13 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ vyzkoušen přímo zápis hodnot registrů z datasheetu. Obvod pořád neměří čas. Diff
1814 5040 d 22 h kaklik / vygenerovani nahledu Diff
1813 5040 d 22 h kaklik / vygenerovani technologickych vystupu. Diff
1811 5041 d 9 h kaklik / Diff
1810 5041 d 12 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 5041 d 19 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 5042 d 9 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1802 5043 d 20 h kaklik /Modules/ARM/STM32F10xRxT/ upravy ve vyliti medi. Diff
1801 5043 d 21 h kaklik /Modules/Sensors/ prejmenovani dokumentacni slozky GSENSE01A Diff
1800 5043 d 21 h kaklik /Modules/Sensors/MMA7260/DOC/ Diff
1799 5043 d 21 h kaklik /Modules/PIC/PICPROGUSB02A/DOC/ oprava nadpisu Diff
1798 5047 d 18 h kaklik / aktualizace schemat v PDF. Diff
1797 5050 d 22 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 5050 d 23 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 5051 d 9 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 5051 d 12 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 5052 d 15 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.
Diff
1792 5052 d 16 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 5052 d 16 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 5052 d 16 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 5052 d 22 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 5059 d 10 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 5059 d 10 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 5059 d 11 h kaklik / zacatek navrhu spoje. Diff
1783 5059 d 15 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 5059 d 16 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 5059 d 17 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 5060 d 12 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 5060 d 12 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 5060 d 15 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1775 5063 d 15 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff
1774 5063 d 20 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani mereni teploty pomoci ccidla DS18B20 Diff
1767 5064 d 14 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani zdrojaku pro teplomer Diff
1766 5067 d 18 h kaklik /Modules/ARM/STM32F10xRxT/ dokonceni uprav PCB pro vyrobu. Diff
1765 5067 d 22 h kaklik /Modules/ARM/STM32F10xRxT/PCB/ pridani technologickych znacek. Diff
1764 5068 d 9 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace oprav chyb Diff
1763 5068 d 11 h kaklik /Modules/ARM/STM32F10xRxT/ přegenerování technologických výstupů Diff
1762 5068 d 11 h kaklik /Modules/ARM/STM32F10xRxT/ uklid ve slozkach modulu. Diff