Rev Age Author Path Log message Diff
1838 5021 d 3 h kaklik / zacatek dokumentace Diff
1834 5022 d 23 h kaklik /Modules/PIC/PIC18F8xTQ8001A/ aktualizace fotografií. Diff
1833 5022 d 23 h kaklik / aktualizace fotografií. Diff
1832 5024 d 16 h kaklik /Modules/Clock/CLKGEN01B/ nove fotky modulu Diff
1831 5024 d 17 h kaklik / nove fotky modulu Diff
1829 5027 d 17 h kaklik /Modules/CommSerial/ vygenerovany seznamy soucastek Diff
1828 5027 d 18 h kaklik /Modules/Sensors/GSENSE01A/SCH/ vygenerovani seznamu soucastek Diff
1827 5028 d 0 h kaklik /Modules/Clock/CLKGEN01B/DOC/ opraven překlep Diff
1824 5029 d 3 h kaklik / vygeneroavany 3D nahledy Diff
1823 5029 d 3 h kaklik /Modules/Clock/CLKGEN01B/SCH/ vygenerovan seznam materialu Diff
1820 5031 d 14 h kaklik /Modules/Sensors/HUM01A/ domonstracni software pro meření vlhkosti. Diff
1819 5034 d 2 h kaklik /Modules/ARM/STM32F10xRxT/SCH/ vygenerovani seznamu materialu Diff
1818 5035 d 0 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ vzmena IO nemela na funkci vliv. Diff
1817 5035 d 2 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ Poslední pokus před výměnou IO. Diff
1816 5035 d 18 h kaklik / Diff
1815 5035 d 19 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ vyzkoušen přímo zápis hodnot registrů z datasheetu. Obvod pořád neměří čas. Diff
1814 5036 d 4 h kaklik / vygenerovani nahledu Diff
1813 5036 d 4 h kaklik / vygenerovani technologickych vystupu. Diff
1811 5036 d 15 h kaklik / Diff
1810 5036 d 18 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 5037 d 1 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 5037 d 15 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1802 5039 d 2 h kaklik /Modules/ARM/STM32F10xRxT/ upravy ve vyliti medi. Diff
1801 5039 d 3 h kaklik /Modules/Sensors/ prejmenovani dokumentacni slozky GSENSE01A Diff
1800 5039 d 3 h kaklik /Modules/Sensors/MMA7260/DOC/ Diff
1799 5039 d 3 h kaklik /Modules/PIC/PICPROGUSB02A/DOC/ oprava nadpisu Diff
1798 5043 d 1 h kaklik / aktualizace schemat v PDF. Diff
1797 5046 d 4 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 5046 d 5 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 5046 d 15 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 5046 d 18 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 5047 d 22 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.
Diff
1792 5047 d 22 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 5047 d 22 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 5047 d 22 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 5048 d 4 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 5054 d 16 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 5054 d 16 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 5054 d 17 h kaklik / zacatek navrhu spoje. Diff
1783 5054 d 22 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff