Rev Age Author Path Log message Diff
1796 4923 d 1 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 4923 d 11 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 4923 d 14 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 4924 d 17 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.
Diff
1792 4924 d 18 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4924 d 18 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4924 d 18 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 4925 d 0 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 4931 d 12 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 4931 d 12 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 4931 d 13 h kaklik / zacatek navrhu spoje. Diff
1783 4931 d 17 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 4931 d 17 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 4931 d 19 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 4932 d 14 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 4932 d 14 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 4932 d 17 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1775 4935 d 17 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff
1774 4935 d 22 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani mereni teploty pomoci ccidla DS18B20 Diff
1767 4936 d 16 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani zdrojaku pro teplomer Diff
1766 4939 d 20 h kaklik /Modules/ARM/STM32F10xRxT/ dokonceni uprav PCB pro vyrobu. Diff
1765 4940 d 0 h kaklik /Modules/ARM/STM32F10xRxT/PCB/ pridani technologickych znacek. Diff
1764 4940 d 11 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace oprav chyb Diff
1763 4940 d 13 h kaklik /Modules/ARM/STM32F10xRxT/ přegenerování technologických výstupů Diff
1762 4940 d 13 h kaklik /Modules/ARM/STM32F10xRxT/ uklid ve slozkach modulu. Diff
1760 4940 d 13 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ zmena absolutnich cest v projektu na relativni. Diff
1759 4941 d 12 h kakl /Modules/TDC/GP201A/SW/PICinterface/ implementace MR2. TDC ale nereaguje na stop impuls. Diff
1758 4941 d 15 h kakl /Modules/TDC/GP201A/SW/PICinterface/ znicializovany nastaveni registru Diff
1757 4941 d 17 h kakl /Modules/TDC/GP201A/SW/PICinterface/ po nadefinovani struktur pro registry se ukazalo ze nejvetsi velikost olozky struktury je 8bit. Diff
1756 4941 d 18 h kakl /Modules/TDC/GP201A/SW/PICinterface/ Diff
1755 4941 d 20 h kakl /Modules/TDC/GP201A/SW/PICinterface/ Opsano nastavebi vetsiny registru Diff
1754 4941 d 23 h kakl /Modules/ Diff
1753 4942 d 18 h kakl /Modules/TDC/GP201A/SW/PICinterface/ zakonzervovani kodu pred vytvorenim funkci pro nastaveni TDC. Diff
1751 4944 d 16 h kaklik / zaznam nalezenych chyb Diff
1745 4947 d 18 h kakl /Modules/TDC/GP201A/SW/PICinterface/ prvni verze funkcni komunikace s TDC. Zbyva doresit nastavovani registru. Diff
1744 4948 d 10 h kakl /Modules/TDC/GP201A/ opravena chyba v popisu napajeni. zacatek psani firmwaru Diff
1743 4949 d 11 h kakl /Modules/CommSerial/ETH01A/ Vytvořena první část schéma pro Ethernet modul. Chybí PoE část a dokreslení ETH konektoru. Diff
1742 4949 d 21 h kaklik /Modules/ADconverters/ADCmonoPPI01A/ nalezene chyby Diff
1741 4949 d 23 h kakl /Modules/PIC/PIC18F8xTQ8001A/ vylepseni osazovaku Diff
1740 4950 d 20 h kakl /Modules/ opravy PCB Diff