Rev Age Author Path Log message Diff
3431 3966 d 1 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 3966 d 2 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 3966 d 4 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 3966 d 9 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 3968 d 4 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 3969 d 20 h kaklik / pridani dalsi dokumentace. Diff
3424 3969 d 22 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff
3421 3972 d 0 h kaklik / vylepseni dokumentace. Diff
3404 3991 d 16 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovani nahledu. Diff
3403 3991 d 16 h kaklik /Modules/Clock/CLKDIV01A/ oprava chyb z TODO. Diff
3402 3991 d 18 h kaklik /Modules/Clock/CLKDIV01A/ zaznam nalezenych chyb.. Diff
3401 3991 d 18 h kaklik /Modules/Clock/CLKDIV01A/ pridani popisu nalezenych chyb. Diff
3398 3991 d 22 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3397 3991 d 22 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3396 3991 d 22 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovanitechnologickych vystupu Diff
3395 3991 d 23 h kaklik /Modules/Clock/CLKDIV01A/ Diff
3394 3992 d 0 h kaklik /Modules/Clock/CLKDIV01A/ ulozeni verze pred otocenim konektoru. Diff
3393 3992 d 0 h kaklik /Modules/Clock/CLKDIV01A/PCB/ zapojeni diff paru. Diff
3392 3992 d 0 h kaklik /Modules/Clock/CLKDIV01A/PCB/ Diff
3391 3992 d 1 h kaklik /Modules/Clock/CLKDIV01A/PCB/ prvni slusne zapojeni diferencialnich paru. Diff