←Prev12Next→ Show All
Rev Age Author Path Log message Diff
1809 5037 d 6 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 5037 d 20 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1807 5037 d 22 h kaklik / pripravy k vyrobě Diff
1806 5037 d 22 h kaklik /Designs/HAM Constructions/SDRX01B/ ppřidání spousty prokovů, srovnání popisků. Diff
1805 5037 d 23 h kaklik /Designs/HAM Constructions/SDRX01B/PCB/ Diff
1804 5038 d 1 h kaklik /Designs/HAM Constructions/SDRX01B/PCB/ Diff
1803 5038 d 2 h kaklik /Designs/HAM Constructions/SDRX01B/ ve schematu aktualizovano zapojeni trimru Diff
1802 5039 d 7 h kaklik /Modules/ARM/STM32F10xRxT/ upravy ve vyliti medi. Diff
1801 5039 d 8 h kaklik /Modules/Sensors/ prejmenovani dokumentacni slozky GSENSE01A Diff
1800 5039 d 8 h kaklik /Modules/Sensors/MMA7260/DOC/ Diff
1799 5039 d 8 h kaklik /Modules/PIC/PICPROGUSB02A/DOC/ oprava nadpisu Diff
1798 5043 d 6 h kaklik / aktualizace schemat v PDF. Diff
1797 5046 d 9 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 5046 d 10 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 5046 d 20 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 5046 d 23 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 5048 d 2 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.		 Diff
1792 5048 d 3 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 5048 d 3 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 5048 d 3 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff