←Prev12Next→ Show All
Rev Age Author Path Log message Diff
1797 4921 d 19 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 4921 d 19 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 4922 d 5 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 4922 d 9 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 4923 d 12 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.		 Diff
1792 4923 d 12 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4923 d 12 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4923 d 13 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 4923 d 19 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1788 4925 d 9 h kaklik /Designs/HAM Constructions/SDRX01B/ zapis aktualniho stavu Diff
1787 4926 d 12 h kakl /Designs/MRAKOMER4/DOC/ Zapomnel jsem na informaci, ze MM vraci -273,15 , kdyz je chyba. Diff
1786 4930 d 6 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 4930 d 7 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 4930 d 7 h kaklik / zacatek navrhu spoje. Diff
1783 4930 d 12 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 4930 d 12 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 4930 d 14 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 4931 d 8 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 4931 d 9 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 4931 d 11 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff