Rev Age Author Path Log message Diff
3243 3983 d 19 h kaklik /Modules/CPLD_FPGA/ uprava jmenne konvence projektovych slozek. Diff
3094 4012 d 5 h miho /Modules/CPLD_FPGA/XILINX_CHIPSCOPE/BIN/14.6/ Přidán překlad FPGA S3AN01_ChipScope pro právě uvolněné ISE verze 14.6. Diff
3091 4015 d 0 h miho /Modules/CPLD_FPGA/XILINX_CHIPSCOPE/ Demo aplikace Xilinx ChipScope pro S3AN01 s použitím Xilinx Virtual Cable technologie Diff