←Prev12Next→ Show All
Rev Age Author Path Log message Diff
3678 3667 d 6 h roman /Modules/Clock/CLKGEN01B/FZP/ add FRITZING part - CLKGEN01B Diff
3677 3667 d 12 h roman /Modules/Clock/CLKDIV01A/FZP/ add fritzing CLKDIV01A Diff
3620 3723 d 16 h kaklik /Modules/Clock/CLKDIV01A/ aktualizace dokumentacniho PDF od modulu. Diff
3592 3739 d 14 h kaklik /Modules/Clock/CLKDIV01A/ Opraveno oznaceni 1 u integrovaneh oobvodu. Diff
3590 3741 d 11 h kaklik /Modules/ zaznam nalezenych chyb. Diff
3509 3766 d 9 h kaklik /Modules/ pregenerovani dokumentace. Diff
3507 3767 d 3 h kaklik /Modules/ založen nový modul pro digitalizaci signálu z SDRX01B. Diff
3490 3780 d 9 h miho / Doplněna dokumentace firmwaru USBasp pro modul AVRUSB01, drobné opravy Diff
3475 3785 d 9 h kaklik / Pridani dalsi dokumentace. Diff
3459 3793 d 13 h kaklik / pridani obrazku nove vyvijenych konstrukci. Diff
3447 3812 d 12 h kaklik /Modules/Clock/CLKDIV01A/ pradani maleho obrazku modulu. Diff
3445 3812 d 12 h kaklik / zlepseni dokumentace modulu. Diff
3444 3812 d 12 h kaklik /Modules/Clock/CLKDIV01A/ zaznam chyb na modulu. Diff
3431 3817 d 10 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 3817 d 11 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 3817 d 13 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 3817 d 18 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 3819 d 13 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 3821 d 5 h kaklik / pridani dalsi dokumentace. Diff
3424 3821 d 7 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff