←Prev12Next→ Show All
Rev Age Author Path Log message Diff
3592 3884 d 3 h kaklik /Modules/Clock/CLKDIV01A/ Opraveno oznaceni 1 u integrovaneh oobvodu. Diff
3590 3885 d 23 h kaklik /Modules/ zaznam nalezenych chyb. Diff
3509 3910 d 21 h kaklik /Modules/ pregenerovani dokumentace. Diff
3507 3911 d 16 h kaklik /Modules/ založen nový modul pro digitalizaci signálu z SDRX01B. Diff
3490 3924 d 21 h miho / Doplněna dokumentace firmwaru USBasp pro modul AVRUSB01, drobné opravy Diff
3475 3929 d 21 h kaklik / Pridani dalsi dokumentace. Diff
3459 3938 d 2 h kaklik / pridani obrazku nove vyvijenych konstrukci. Diff
3447 3957 d 0 h kaklik /Modules/Clock/CLKDIV01A/ pradani maleho obrazku modulu. Diff
3445 3957 d 0 h kaklik / zlepseni dokumentace modulu. Diff
3444 3957 d 1 h kaklik /Modules/Clock/CLKDIV01A/ zaznam chyb na modulu. Diff
3431 3961 d 22 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 3962 d 0 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 3962 d 1 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 3962 d 7 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 3964 d 2 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 3965 d 18 h kaklik / pridani dalsi dokumentace. Diff
3424 3965 d 20 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff
3421 3967 d 22 h kaklik / vylepseni dokumentace. Diff
3404 3987 d 14 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovani nahledu. Diff
3403 3987 d 14 h kaklik /Modules/Clock/CLKDIV01A/ oprava chyb z TODO. Diff