Rev Age Author Path Log message Diff
1798 5036 d 8 h kaklik / aktualizace schemat v PDF. Diff
1797 5039 d 11 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 5039 d 12 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 5039 d 22 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 5040 d 1 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 5041 d 5 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.		 Diff
1792 5041 d 5 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 5041 d 5 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 5041 d 5 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 5041 d 12 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 5047 d 23 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 5048 d 0 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 5048 d 0 h kaklik / zacatek navrhu spoje. Diff
1783 5048 d 5 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 5048 d 5 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 5048 d 6 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 5049 d 1 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 5049 d 1 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 5049 d 4 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1775 5052 d 5 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff