Rev Age Author Path Log message Diff
1817 4961 d 1 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ Poslední pokus před výměnou IO. Diff
1816 4961 d 16 h kaklik / Diff
1815 4961 d 18 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ vyzkoušen přímo zápis hodnot registrů z datasheetu. Obvod pořád neměří čas. Diff
1814 4962 d 3 h kaklik / vygenerovani nahledu Diff
1813 4962 d 3 h kaklik / vygenerovani technologickych vystupu. Diff
1811 4962 d 14 h kaklik / Diff
1810 4962 d 17 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 4963 d 0 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 4963 d 14 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1802 4965 d 1 h kaklik /Modules/ARM/STM32F10xRxT/ upravy ve vyliti medi. Diff
1801 4965 d 2 h kaklik /Modules/Sensors/ prejmenovani dokumentacni slozky GSENSE01A Diff
1800 4965 d 2 h kaklik /Modules/Sensors/MMA7260/DOC/ Diff
1799 4965 d 2 h kaklik /Modules/PIC/PICPROGUSB02A/DOC/ oprava nadpisu Diff
1798 4968 d 23 h kaklik / aktualizace schemat v PDF. Diff
1797 4972 d 3 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 4972 d 4 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 4972 d 14 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 4972 d 17 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 4973 d 20 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.		 Diff
1792 4973 d 21 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff