Rev Age Author Path Log message Diff
1950 4807 d 3 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1947 4807 d 11 h kaklik / prejmenovani souboru podle konvence Diff
1946 4807 d 16 h kaklik /Modules/PIC/PIC18F8xTQ8001A/DOC/ aktualizace dokumentace Diff
1941 4810 d 0 h kaklik /Modules/H_Bridge/MPC17511HB01A/DOC/ oprava dokumentace Diff
1939 4811 d 22 h kaklik /Modules/Clock/CLKGEN01B/ preklad Diff
1937 4813 d 20 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 4813 d 20 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 4814 d 2 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4814 d 16 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4814 d 16 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4816 d 19 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff
1931 4819 d 11 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ testovani TDC Diff
1930 4819 d 15 h kaklik / preklad kodu Diff
1914 4829 d 19 h kaklik /Modules/CommSerial/ETH02A/ Vygenerovani potisku Diff
1913 4829 d 19 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1912 4829 d 20 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1911 4830 d 14 h kaklik /Modules/ Vyvoj tistaku pro ETHERNET. Diff
1910 4831 d 14 h kaklik /Modules/ARM/STM32F10xRxT/ nalezene chyby Diff
1908 4833 d 9 h klimma /Modules/PowerSupply/klimma/ Diff
1907 4833 d 14 h kaklik /Modules/PowerSupply/MC3406301A/pdf/ dokumentace Diff