Rev Age Author Path Log message Diff
1966 4879 d 8 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ prvni implementace prepoctu na realne jednotky. Diff
1965 4879 d 10 h kaklik /Modules/TDC/GP201A/ implementace i posledni primitivy pro nastavovani registru Diff
1964 4879 d 11 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ prepsani cteni dat do puvodnich primitiv. Diff
1962 4880 d 8 h kaklik /Modules/Sensors/IUC01A/ vytvoreni modulu pro proudove cidlo. Diff
1956 4880 d 18 h kaklik /Modules/PIC/PICPROGUSB02A/ vylepseni fotografii Diff
1955 4880 d 19 h miho /Modules/CPLD_FPGA/S3AN01A/DOC/SRC/ Diff
1954 4880 d 19 h miho /Modules/CPLD_FPGA/S3AN01A/ Dokumentace pro S3AN01A (podomácku vyrobená verze) Diff
1953 4881 d 10 h kaklik /Modules/Clock/CLKGEN01B/DOC/SRC/ prejmenovani podle konvence Diff
1952 4881 d 10 h kaklik /Modules/Clock/CLKGEN01B/DOC/ oprava preklepu Diff
1950 4885 d 23 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1947 4886 d 8 h kaklik / prejmenovani souboru podle konvence Diff
1946 4886 d 13 h kaklik /Modules/PIC/PIC18F8xTQ8001A/DOC/ aktualizace dokumentace Diff
1941 4888 d 21 h kaklik /Modules/H_Bridge/MPC17511HB01A/DOC/ oprava dokumentace Diff
1939 4890 d 19 h kaklik /Modules/Clock/CLKGEN01B/ preklad Diff
1937 4892 d 16 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 4892 d 16 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 4892 d 22 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4893 d 12 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4893 d 12 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4895 d 16 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff