Rev Age Author Path Log message Diff
1966 4903 d 17 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ prvni implementace prepoctu na realne jednotky. Diff
1965 4903 d 20 h kaklik /Modules/TDC/GP201A/ implementace i posledni primitivy pro nastavovani registru Diff
1964 4903 d 20 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ prepsani cteni dat do puvodnich primitiv. Diff
1962 4904 d 17 h kaklik /Modules/Sensors/IUC01A/ vytvoreni modulu pro proudove cidlo. Diff
1956 4905 d 3 h kaklik /Modules/PIC/PICPROGUSB02A/ vylepseni fotografii Diff
1955 4905 d 4 h miho /Modules/CPLD_FPGA/S3AN01A/DOC/SRC/ Diff
1954 4905 d 4 h miho /Modules/CPLD_FPGA/S3AN01A/ Dokumentace pro S3AN01A (podomácku vyrobená verze) Diff
1953 4905 d 19 h kaklik /Modules/Clock/CLKGEN01B/DOC/SRC/ prejmenovani podle konvence Diff
1952 4905 d 19 h kaklik /Modules/Clock/CLKGEN01B/DOC/ oprava preklepu Diff
1950 4910 d 8 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1947 4910 d 17 h kaklik / prejmenovani souboru podle konvence Diff
1946 4910 d 22 h kaklik /Modules/PIC/PIC18F8xTQ8001A/DOC/ aktualizace dokumentace Diff
1941 4913 d 6 h kaklik /Modules/H_Bridge/MPC17511HB01A/DOC/ oprava dokumentace Diff
1939 4915 d 4 h kaklik /Modules/Clock/CLKGEN01B/ preklad Diff
1937 4917 d 1 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 4917 d 2 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 4917 d 7 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4917 d 21 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4917 d 22 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4920 d 1 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff