Rev Age Author Path Log message Diff
1791 4945 d 13 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4945 d 13 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 4945 d 20 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 4952 d 7 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 4952 d 8 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 4952 d 8 h kaklik / zacatek navrhu spoje. Diff
1783 4952 d 13 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 4952 d 13 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 4952 d 14 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 4953 d 9 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 4953 d 9 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 4953 d 12 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1775 4956 d 13 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff
1774 4956 d 18 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani mereni teploty pomoci ccidla DS18B20 Diff
1767 4957 d 11 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani zdrojaku pro teplomer Diff
1766 4960 d 16 h kaklik /Modules/ARM/STM32F10xRxT/ dokonceni uprav PCB pro vyrobu. Diff
1765 4960 d 19 h kaklik /Modules/ARM/STM32F10xRxT/PCB/ pridani technologickych znacek. Diff
1764 4961 d 7 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace oprav chyb Diff
1763 4961 d 8 h kaklik /Modules/ARM/STM32F10xRxT/ přegenerování technologických výstupů Diff
1762 4961 d 8 h kaklik /Modules/ARM/STM32F10xRxT/ uklid ve slozkach modulu. Diff