Rev Age Author Path Log message Diff
1790 5037 d 16 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 5037 d 23 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 5044 d 10 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 5044 d 11 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 5044 d 11 h kaklik / zacatek navrhu spoje. Diff
1783 5044 d 16 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 5044 d 16 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 5044 d 17 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 5045 d 12 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 5045 d 12 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 5045 d 15 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1775 5048 d 16 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff
1774 5048 d 21 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani mereni teploty pomoci ccidla DS18B20 Diff
1767 5049 d 14 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani zdrojaku pro teplomer Diff
1766 5052 d 19 h kaklik /Modules/ARM/STM32F10xRxT/ dokonceni uprav PCB pro vyrobu. Diff
1765 5052 d 22 h kaklik /Modules/ARM/STM32F10xRxT/PCB/ pridani technologickych znacek. Diff
1764 5053 d 10 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace oprav chyb Diff
1763 5053 d 11 h kaklik /Modules/ARM/STM32F10xRxT/ přegenerování technologických výstupů Diff
1762 5053 d 12 h kaklik /Modules/ARM/STM32F10xRxT/ uklid ve slozkach modulu. Diff
1760 5053 d 12 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ zmena absolutnich cest v projektu na relativni. Diff