Rev Age Author Path Log message Diff
1935 4826 d 15 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4827 d 5 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4827 d 5 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4829 d 8 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff
1931 4832 d 0 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ testovani TDC Diff
1930 4832 d 4 h kaklik / preklad kodu Diff
1914 4842 d 8 h kaklik /Modules/CommSerial/ETH02A/ Vygenerovani potisku Diff
1913 4842 d 8 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1912 4842 d 9 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1911 4843 d 2 h kaklik /Modules/ Vyvoj tistaku pro ETHERNET. Diff
1910 4844 d 3 h kaklik /Modules/ARM/STM32F10xRxT/ nalezene chyby Diff
1908 4845 d 22 h klimma /Modules/PowerSupply/klimma/ Diff
1907 4846 d 3 h kaklik /Modules/PowerSupply/MC3406301A/pdf/ dokumentace Diff
1906 4847 d 14 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A doplnění obrázků Diff
1899 4848 d 6 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A je již zastaralá konstrukce Diff
1898 4848 d 6 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B revize desky S3AN01A (s opravami) Diff
1897 4848 d 6 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ S3AN01A doplněny texty Diff
1896 4852 d 4 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A opravy schématu (doplnění Errata) a přenesení změn do PCB. Diff
1894 4852 d 23 h kaklik /Modules/CommSerial/ETH02A/ Diff
1892 4861 d 23 h kaklik /Modules/CommSerial/ETH02A/ zacatek kresleni PCB Diff