Rev Age Author Path Log message Diff
1953 4943 d 15 h kaklik /Modules/Clock/CLKGEN01B/DOC/SRC/ prejmenovani podle konvence Diff
1952 4943 d 15 h kaklik /Modules/Clock/CLKGEN01B/DOC/ oprava preklepu Diff
1950 4948 d 5 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1947 4948 d 14 h kaklik / prejmenovani souboru podle konvence Diff
1946 4948 d 19 h kaklik /Modules/PIC/PIC18F8xTQ8001A/DOC/ aktualizace dokumentace Diff
1941 4951 d 2 h kaklik /Modules/H_Bridge/MPC17511HB01A/DOC/ oprava dokumentace Diff
1939 4953 d 0 h kaklik /Modules/Clock/CLKGEN01B/ preklad Diff
1937 4954 d 22 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 4954 d 22 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 4955 d 4 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4955 d 18 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4955 d 18 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4957 d 22 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff
1931 4960 d 13 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ testovani TDC Diff
1930 4960 d 18 h kaklik / preklad kodu Diff
1914 4970 d 21 h kaklik /Modules/CommSerial/ETH02A/ Vygenerovani potisku Diff
1913 4970 d 22 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1912 4970 d 22 h kaklik /Modules/CommSerial/ETH02A/ prace na modulu pro ethernet Diff
1911 4971 d 16 h kaklik /Modules/ Vyvoj tistaku pro ETHERNET. Diff
1910 4972 d 16 h kaklik /Modules/ARM/STM32F10xRxT/ nalezene chyby Diff