Rev Age Author Path Log message Diff
1965 4956 d 13 h kaklik /Modules/TDC/GP201A/ implementace i posledni primitivy pro nastavovani registru Diff
1964 4956 d 14 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ prepsani cteni dat do puvodnich primitiv. Diff
1962 4957 d 11 h kaklik /Modules/Sensors/IUC01A/ vytvoreni modulu pro proudove cidlo. Diff
1956 4957 d 21 h kaklik /Modules/PIC/PICPROGUSB02A/ vylepseni fotografii Diff
1955 4957 d 22 h miho /Modules/CPLD_FPGA/S3AN01A/DOC/SRC/ Diff
1954 4957 d 22 h miho /Modules/CPLD_FPGA/S3AN01A/ Dokumentace pro S3AN01A (podomácku vyrobená verze) Diff
1953 4958 d 13 h kaklik /Modules/Clock/CLKGEN01B/DOC/SRC/ prejmenovani podle konvence Diff
1952 4958 d 13 h kaklik /Modules/Clock/CLKGEN01B/DOC/ oprava preklepu Diff
1950 4963 d 2 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1947 4963 d 11 h kaklik / prejmenovani souboru podle konvence Diff
1946 4963 d 16 h kaklik /Modules/PIC/PIC18F8xTQ8001A/DOC/ aktualizace dokumentace Diff
1941 4966 d 0 h kaklik /Modules/H_Bridge/MPC17511HB01A/DOC/ oprava dokumentace Diff
1939 4967 d 22 h kaklik /Modules/Clock/CLKGEN01B/ preklad Diff
1937 4969 d 19 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 4969 d 19 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 4970 d 1 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4970 d 15 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4970 d 15 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4972 d 19 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff
1931 4975 d 10 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ testovani TDC Diff