←Prev12Next→ Show All
Rev Age Author Path Log message Diff
1802 5029 d 0 h kaklik /Modules/ARM/STM32F10xRxT/ upravy ve vyliti medi. Diff
1801 5029 d 1 h kaklik /Modules/Sensors/ prejmenovani dokumentacni slozky GSENSE01A Diff
1800 5029 d 1 h kaklik /Modules/Sensors/MMA7260/DOC/ Diff
1799 5029 d 1 h kaklik /Modules/PIC/PICPROGUSB02A/DOC/ oprava nadpisu Diff
1798 5032 d 23 h kaklik / aktualizace schemat v PDF. Diff
1797 5036 d 2 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 5036 d 3 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 5036 d 13 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 5036 d 16 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 5037 d 20 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.		 Diff
1792 5037 d 20 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 5037 d 20 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 5037 d 20 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 5038 d 3 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 5044 d 14 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 5044 d 15 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 5044 d 15 h kaklik / zacatek navrhu spoje. Diff
1783 5044 d 20 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 5044 d 20 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 5044 d 21 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff