←Prev12Next→ Show All
Rev Age Author Path Log message Diff
3447 3943 d 10 h kaklik /Modules/Clock/CLKDIV01A/ pradani maleho obrazku modulu. Diff
3446 3943 d 10 h kaklik /Modules/Universal/ smazani nepotrebne slozky (pozustatek z vyvoje modulu UNISERIAL) Diff
3445 3943 d 10 h kaklik / zlepseni dokumentace modulu. Diff
3444 3943 d 11 h kaklik /Modules/Clock/CLKDIV01A/ zaznam chyb na modulu. Diff
3433 3947 d 2 h jacho /Modules/ Diff
3431 3948 d 8 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 3948 d 9 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 3948 d 11 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 3948 d 16 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 3950 d 12 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 3952 d 4 h kaklik / pridani dalsi dokumentace. Diff
3424 3952 d 6 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff
3422 3954 d 8 h kaklik /Modules/Universal/UNISERIAL01A/DOC/ Diff
3421 3954 d 8 h kaklik / vylepseni dokumentace. Diff
3420 3955 d 4 h kaklik /Modules/PIC/PICPROGUSB02A/SW/FIRMWARE/ pridani flashovaciho skriptu pro Picprog a pickit. Diff
3416 3965 d 12 h kaklik /Modules/ADconverters/ADCdual01A/ zalozeni nove dokumentacni slozky pro dvoukanalovy ADC. Diff
3414 3972 d 9 h kaklik /Modules/Sensors/ALTIMET01A/SW/Python/ vylepseni zaznamu do souboru Diff
3413 3972 d 10 h kaklik /Modules/Sensors/ALTIMET01A/SW/Python/ prvni funkcni cteni z mericiho pristroje DPI 145 Diff
3412 3972 d 14 h pomiceva /Modules/Sensors/ALTIMET01A/SW/Python/ vyreseni uprav konfliktu pred merenim. Diff
3411 3972 d 14 h kaklik /Modules/Sensors/ALTIMET01A/SW/Python/ pokus se ctenim seriove linky Diff