Rev Age Author Path Log message Diff
1935 4848 d 16 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1906 4869 d 15 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A doplnění obrázků Diff
1899 4870 d 7 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A je již zastaralá konstrukce Diff
1898 4870 d 7 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B revize desky S3AN01A (s opravami) Diff
1897 4870 d 8 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ S3AN01A doplněny texty Diff
1896 4874 d 5 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A opravy schématu (doplnění Errata) a přenesení změn do PCB. Diff
1792 4931 d 6 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4931 d 6 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4931 d 6 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1062 6003 d 11 h kakl /Modules/CPLD/ Diff
1049 6004 d 8 h kakl /Modules/ Diff
1001 6026 d 5 h miho /Modules/ Doplněny metainformace pro sekci Modules (nejvyšší úroveň) Diff
927 6057 d 6 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
926 6057 d 6 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
923 6061 d 9 h kaklik /Modules/CPLD/ upravy schematu chybi dodelat programovaci konektor. Diff
921 6062 d 10 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
920 6062 d 12 h spirek /Modules/CPLD/ Diff