Rev Age Author Path Log message Diff
1935 4830 d 0 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1906 4850 d 23 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A doplnění obrázků Diff
1899 4851 d 15 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A je již zastaralá konstrukce Diff
1898 4851 d 15 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B revize desky S3AN01A (s opravami) Diff
1897 4851 d 15 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ S3AN01A doplněny texty Diff
1896 4855 d 13 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A opravy schématu (doplnění Errata) a přenesení změn do PCB. Diff
1792 4912 d 14 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4912 d 14 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4912 d 14 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1062 5984 d 18 h kakl /Modules/CPLD/ Diff
1049 5985 d 16 h kakl /Modules/ Diff
1001 6007 d 12 h miho /Modules/ Doplněny metainformace pro sekci Modules (nejvyšší úroveň) Diff
927 6038 d 14 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
926 6038 d 14 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
923 6042 d 17 h kaklik /Modules/CPLD/ upravy schematu chybi dodelat programovaci konektor. Diff
921 6043 d 18 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
920 6043 d 20 h spirek /Modules/CPLD/ Diff