Rev Age Author Path Log message Diff
1935 4907 d 10 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1906 4928 d 10 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A doplnění obrázků Diff
1899 4929 d 2 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A je již zastaralá konstrukce Diff
1898 4929 d 2 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B revize desky S3AN01A (s opravami) Diff
1897 4929 d 2 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ S3AN01A doplněny texty Diff
1896 4933 d 0 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A opravy schématu (doplnění Errata) a přenesení změn do PCB. Diff
1792 4990 d 0 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4990 d 1 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4990 d 1 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1062 6062 d 5 h kakl /Modules/CPLD/ Diff
1049 6063 d 2 h kakl /Modules/ Diff
1001 6084 d 23 h miho /Modules/ Doplněny metainformace pro sekci Modules (nejvyšší úroveň) Diff
927 6116 d 0 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
926 6116 d 0 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
923 6120 d 3 h kaklik /Modules/CPLD/ upravy schematu chybi dodelat programovaci konektor. Diff
921 6121 d 5 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
920 6121 d 6 h spirek /Modules/CPLD/ Diff