Rev Age Author Path Log message Diff
1950 5001 d 2 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1937 5007 d 19 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 5007 d 19 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 5008 d 1 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1906 5029 d 0 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A doplnění obrázků Diff
1899 5029 d 16 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A je již zastaralá konstrukce Diff
1898 5029 d 16 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B revize desky S3AN01A (s opravami) Diff
1897 5029 d 16 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ S3AN01A doplněny texty Diff
1896 5033 d 14 h miho /Modules/CPLD_FPGA/S3AN01A/ S3AN01A opravy schématu (doplnění Errata) a přenesení změn do PCB. Diff
1792 5090 d 15 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 5090 d 15 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 5090 d 15 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1062 6162 d 19 h kakl /Modules/CPLD/ Diff
1049 6163 d 17 h kakl /Modules/ Diff
1001 6185 d 13 h miho /Modules/ Doplněny metainformace pro sekci Modules (nejvyšší úroveň) Diff
927 6216 d 15 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
926 6216 d 15 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
923 6220 d 18 h kaklik /Modules/CPLD/ upravy schematu chybi dodelat programovaci konektor. Diff
921 6221 d 19 h spirek /Modules/CPLD/ISPLSI1016A/SCH/ Diff
920 6221 d 21 h spirek /Modules/CPLD/ Diff