←Prev12Next→ Show All
Rev Age Author Path Log message Diff
3459 3979 d 1 h kaklik / pridani obrazku nove vyvijenych konstrukci. Diff
3447 3997 d 23 h kaklik /Modules/Clock/CLKDIV01A/ pradani maleho obrazku modulu. Diff
3445 3998 d 0 h kaklik / zlepseni dokumentace modulu. Diff
3444 3998 d 0 h kaklik /Modules/Clock/CLKDIV01A/ zaznam chyb na modulu. Diff
3431 4002 d 22 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 4002 d 23 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 4003 d 1 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 4003 d 6 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 4005 d 1 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 4006 d 17 h kaklik / pridani dalsi dokumentace. Diff
3424 4006 d 19 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff
3421 4008 d 21 h kaklik / vylepseni dokumentace. Diff
3404 4028 d 13 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovani nahledu. Diff
3403 4028 d 13 h kaklik /Modules/Clock/CLKDIV01A/ oprava chyb z TODO. Diff
3402 4028 d 15 h kaklik /Modules/Clock/CLKDIV01A/ zaznam nalezenych chyb.. Diff
3401 4028 d 15 h kaklik /Modules/Clock/CLKDIV01A/ pridani popisu nalezenych chyb. Diff
3398 4028 d 19 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3397 4028 d 19 h kaklik /Modules/Clock/CLKDIV01A/SCH/ Diff
3396 4028 d 19 h kaklik /Modules/Clock/CLKDIV01A/ vygenerovanitechnologickych vystupu Diff
3395 4028 d 20 h kaklik /Modules/Clock/CLKDIV01A/ Diff