Rev Age Author Path Log message Diff
1811 4976 d 22 h kaklik / Diff
1810 4977 d 1 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 4977 d 8 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 4977 d 22 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1712 5030 d 22 h kaklik /Modules/Clock/CLKGEN01B/ Diff
1711 5030 d 23 h kaklik /Modules/Clock/CLKGEN01B/ uprava zemeni a rozlozeni soucastek Diff
1555 5175 d 22 h kaklik /Modules/Clock/ pokus s ladenim delky spoju Diff
1545 5189 d 9 h kaklik /Modules/Clock/CLKGEN01A/ potisk Diff
1543 5190 d 10 h kaklik /Modules/Clock/CLKGEN01A/ vymena CAM vystupu Diff
1542 5190 d 11 h kaklik /Modules/Clock/CLKGEN01A/ generovani technologickych dat. Diff
1541 5191 d 0 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1540 5191 d 0 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1539 5191 d 0 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1531 5208 d 0 h kaklik /Modules/Clock/CLKGEN01A/ pridani chybejicich terminacnich odporu.. Diff
1530 5208 d 7 h kaklik /Modules/Clock/CLKGEN01A/ Temer konecna verze PCB pro Si570. Respektive Si5XX Diff
1529 5208 d 8 h kaklik /Modules/Clock/CLKGEN01A/ Vpodstate hotovy tistak, jeste bude pokus s otocenim konektoru. Diff
1528 5208 d 9 h kaklik /Modules/ Diff
1526 5209 d 1 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1525 5209 d 2 h kaklik /Modules/Clock/CLKGEN01A/PCB/ zacatek prace na plosnem spoji. Diff