Rev Age Author Path Log message Diff
1811 4908 d 16 h kaklik / Diff
1810 4908 d 19 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 4909 d 2 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 4909 d 16 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1712 4962 d 17 h kaklik /Modules/Clock/CLKGEN01B/ Diff
1711 4962 d 17 h kaklik /Modules/Clock/CLKGEN01B/ uprava zemeni a rozlozeni soucastek Diff
1555 5107 d 16 h kaklik /Modules/Clock/ pokus s ladenim delky spoju Diff
1545 5121 d 3 h kaklik /Modules/Clock/CLKGEN01A/ potisk Diff
1543 5122 d 4 h kaklik /Modules/Clock/CLKGEN01A/ vymena CAM vystupu Diff
1542 5122 d 5 h kaklik /Modules/Clock/CLKGEN01A/ generovani technologickych dat. Diff
1541 5122 d 18 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1540 5122 d 18 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1539 5122 d 18 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1531 5139 d 18 h kaklik /Modules/Clock/CLKGEN01A/ pridani chybejicich terminacnich odporu.. Diff
1530 5140 d 1 h kaklik /Modules/Clock/CLKGEN01A/ Temer konecna verze PCB pro Si570. Respektive Si5XX Diff
1529 5140 d 2 h kaklik /Modules/Clock/CLKGEN01A/ Vpodstate hotovy tistak, jeste bude pokus s otocenim konektoru. Diff
1528 5140 d 4 h kaklik /Modules/ Diff
1526 5140 d 19 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1525 5140 d 20 h kaklik /Modules/Clock/CLKGEN01A/PCB/ zacatek prace na plosnem spoji. Diff