←Prev12Next→ Show All
Rev Age Author Path Log message Diff
3677 3852 d 20 h roman /Modules/Clock/CLKDIV01A/FZP/ add fritzing CLKDIV01A Diff
3620 3909 d 0 h kaklik /Modules/Clock/CLKDIV01A/ aktualizace dokumentacniho PDF od modulu. Diff
3592 3924 d 22 h kaklik /Modules/Clock/CLKDIV01A/ Opraveno oznaceni 1 u integrovaneh oobvodu. Diff
3590 3926 d 18 h kaklik /Modules/ zaznam nalezenych chyb. Diff
3509 3951 d 16 h kaklik /Modules/ pregenerovani dokumentace. Diff
3507 3952 d 11 h kaklik /Modules/ založen nový modul pro digitalizaci signálu z SDRX01B. Diff
3490 3965 d 16 h miho / Doplněna dokumentace firmwaru USBasp pro modul AVRUSB01, drobné opravy Diff
3475 3970 d 16 h kaklik / Pridani dalsi dokumentace. Diff
3459 3978 d 21 h kaklik / pridani obrazku nove vyvijenych konstrukci. Diff
3447 3997 d 19 h kaklik /Modules/Clock/CLKDIV01A/ pradani maleho obrazku modulu. Diff
3445 3997 d 19 h kaklik / zlepseni dokumentace modulu. Diff
3444 3997 d 20 h kaklik /Modules/Clock/CLKDIV01A/ zaznam chyb na modulu. Diff
3431 4002 d 17 h miho /Modules/Clock/CLK1PLL01A/SCH/ Diff
3430 4002 d 18 h miho /Modules/Clock/CLK1PLL01A/SCH/ Doplněn komentář. Diff
3429 4002 d 20 h miho /Modules/Clock/CLK1PLL01A/ Dogenerované PDF soubory Diff
3428 4003 d 1 h miho /Modules/Clock/CLK1PLL01A/ Opraven SCH a PCB CLK1PLL01A (oprava EN vývodů u stabilizátorů), nutno ještě přegenerovat PDF výstupy od plošného spoje (zde PDF995 generuje velmi nekvalitní výstupy, nutno použít něco funkčnějšího). Diff
3427 4004 d 21 h kaklik / vylepseni dokumentace studie prijimace Diff
3425 4006 d 13 h kaklik / pridani dalsi dokumentace. Diff
3424 4006 d 15 h miho /Modules/Clock/CLK1PLL01A/ Hodinový PLL generátor s obvodem TI CDCE913 (schema, PCB a technologické výstupy). Diff
3421 4008 d 17 h kaklik / vylepseni dokumentace. Diff