←Prev12Next→ Show All
Rev Age Author Path Log message Diff
1790 4915 d 19 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff
1789 4916 d 1 h miho / Vygenerované podklady pro amatérskou výrobu plošných spojů. Diff
1786 4922 d 13 h kaklik /Modules/Translators/TTLPECL01A/ vygenerovani technologickych vystupu Diff
1785 4922 d 13 h kaklik /Modules/Translators/TTLPECL01A/PCB/ Diff
1784 4922 d 14 h kaklik / zacatek navrhu spoje. Diff
1783 4922 d 18 h kaklik /Modules/Translators/TTLPECL01A/DOC/ Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1782 4922 d 18 h kaklik / presunuti mezi nove zavedeny typ modulu. Diff
1781 4922 d 20 h kaklik / Zalozena nоvá třída modulů pro převod signálových úrovní. Diff
1780 4923 d 15 h kaklik / vytvoren modul pro vlhkostni cidlo. Diff
1779 4923 d 15 h kaklik /Modules/Sensors/HUM01A/PCB/ zakladni verze PCB Diff
1778 4923 d 17 h kaklik /Modules/ zalozen novy modul - na mereni vlhkosti. Diff
1775 4926 d 18 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ TDC nwmwri ani v modu 1 Diff
1774 4926 d 23 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani mereni teploty pomoci ccidla DS18B20 Diff
1767 4927 d 17 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ pridani zdrojaku pro teplomer Diff
1766 4930 d 21 h kaklik /Modules/ARM/STM32F10xRxT/ dokonceni uprav PCB pro vyrobu. Diff
1765 4931 d 1 h kaklik /Modules/ARM/STM32F10xRxT/PCB/ pridani technologickych znacek. Diff
1764 4931 d 12 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace oprav chyb Diff
1763 4931 d 14 h kaklik /Modules/ARM/STM32F10xRxT/ přegenerování technologických výstupů Diff
1762 4931 d 14 h kaklik /Modules/ARM/STM32F10xRxT/ uklid ve slozkach modulu. Diff
1760 4931 d 14 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ zmena absolutnich cest v projektu na relativni. Diff