←Prev12Next→ Show All
Rev Age Author Path Log message Diff
1964 4921 d 4 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ prepsani cteni dat do puvodnich primitiv. Diff
1962 4922 d 0 h kaklik /Modules/Sensors/IUC01A/ vytvoreni modulu pro proudove cidlo. Diff
1956 4922 d 11 h kaklik /Modules/PIC/PICPROGUSB02A/ vylepseni fotografii Diff
1955 4922 d 12 h miho /Modules/CPLD_FPGA/S3AN01A/DOC/SRC/ Diff
1954 4922 d 12 h miho /Modules/CPLD_FPGA/S3AN01A/ Dokumentace pro S3AN01A (podomácku vyrobená verze) Diff
1953 4923 d 3 h kaklik /Modules/Clock/CLKGEN01B/DOC/SRC/ prejmenovani podle konvence Diff
1952 4923 d 3 h kaklik /Modules/Clock/CLKGEN01B/DOC/ oprava preklepu Diff
1950 4927 d 16 h miho /Modules/CPLD_FPGA/S3AN01B/ S3AN01B doplněny obrázky (pro dokumentaci) Diff
1947 4928 d 1 h kaklik / prejmenovani souboru podle konvence Diff
1946 4928 d 6 h kaklik /Modules/PIC/PIC18F8xTQ8001A/DOC/ aktualizace dokumentace Diff
1941 4930 d 13 h kaklik /Modules/H_Bridge/MPC17511HB01A/DOC/ oprava dokumentace Diff
1939 4932 d 11 h kaklik /Modules/Clock/CLKGEN01B/ preklad Diff
1937 4934 d 9 h miho /Modules/CPLD_FPGA/S3AN01B/PCB/ Aktualizovány hodnoty součástek (synchronizace se schématem). Diff
1936 4934 d 9 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizovaný seznam součástek a cenový přehled (nutno doplnit reálnou cenu PCB z faktury). Diff
1935 4934 d 15 h miho /Modules/CPLD_FPGA/S3AN01B/SCH/ Aktualizace schématu (formální změny). Pracovní verze seznamu součástek. Diff
1934 4935 d 5 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1933 4935 d 5 h kaklik /Modules/Clock/CLKGEN01B/DOC/ kus anglickeho prekladu Diff
1932 4937 d 9 h kaklik /Modules/Clock/CLKGEN01B/DOC/ prejmenovani podle konvence Diff
1931 4940 d 0 h kaklik /Modules/TDC/GP201A/SW/PICinterface/ testovani TDC Diff
1930 4940 d 5 h kaklik / preklad kodu Diff