←Prev12Next→ Show All
Rev Age Author Path Log message Diff
1809 4844 d 12 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 4845 d 2 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1807 4845 d 4 h kaklik / pripravy k vyrobě Diff
1806 4845 d 4 h kaklik /Designs/HAM Constructions/SDRX01B/ ppřidání spousty prokovů, srovnání popisků. Diff
1805 4845 d 5 h kaklik /Designs/HAM Constructions/SDRX01B/PCB/ Diff
1804 4845 d 7 h kaklik /Designs/HAM Constructions/SDRX01B/PCB/ Diff
1803 4845 d 8 h kaklik /Designs/HAM Constructions/SDRX01B/ ve schematu aktualizovano zapojeni trimru Diff
1802 4846 d 13 h kaklik /Modules/ARM/STM32F10xRxT/ upravy ve vyliti medi. Diff
1801 4846 d 14 h kaklik /Modules/Sensors/ prejmenovani dokumentacni slozky GSENSE01A Diff
1800 4846 d 14 h kaklik /Modules/Sensors/MMA7260/DOC/ Diff
1799 4846 d 14 h kaklik /Modules/PIC/PICPROGUSB02A/DOC/ oprava nadpisu Diff
1798 4850 d 12 h kaklik / aktualizace schemat v PDF. Diff
1797 4853 d 15 h kaklik /Modules/ARM/STM32F10xRxT/ uprava potisku Diff
1796 4853 d 16 h kaklik /Modules/ARM/STM32F10xRxT/ aktualizace vyrobnich dat. Diff
1795 4854 d 2 h kaklik /Modules/CommSerial/ETH01A/ zacatek navrhu PCB. Diff
1794 4854 d 5 h kaklik /Modules/CommSerial/ETH01A/SCH/ doklesleno schema. Diff
1793 4855 d 9 h kaklik /Modules/CommSerial/ETH01A/SCH/ dokresleni schema casti na PoE.

Jeste je treba prekleslit pripojeni RJ45 konektoru.		 Diff
1792 4855 d 9 h miho /Modules/CPLD_FPGA/S3AN01A/SCH/ Ještě pracovní knihovna projektu S3AN01A Diff
1791 4855 d 9 h miho /Modules/CPLD_FPGA/S3AN01A/ Created FPGA module (school board) for XILINX Spartan 3 XC3S50AN gate array S3AN01A Diff
1790 4855 d 9 h miho /Modules/ Přejmenování podstromu CPLD na CPLD_FPGA Diff