Rev Age Author Path Log message Diff
1810 4860 d 11 h kaklik / aktualizace odmaskování. Odstaraněno odmaskování VIA Diff
1809 4860 d 18 h kaklik / drobné úpravy a vygenerování technologických výstupů Diff
1808 4861 d 8 h kaklik /Modules/Clock/CLKGEN01B/PCB/ přidání prokovů Diff
1712 4914 d 9 h kaklik /Modules/Clock/CLKGEN01B/ Diff
1711 4914 d 9 h kaklik /Modules/Clock/CLKGEN01B/ uprava zemeni a rozlozeni soucastek Diff
1555 5059 d 8 h kaklik /Modules/Clock/ pokus s ladenim delky spoju Diff
1545 5072 d 19 h kaklik /Modules/Clock/CLKGEN01A/ potisk Diff
1543 5073 d 20 h kaklik /Modules/Clock/CLKGEN01A/ vymena CAM vystupu Diff
1542 5073 d 21 h kaklik /Modules/Clock/CLKGEN01A/ generovani technologickych dat. Diff
1541 5074 d 10 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1540 5074 d 10 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1539 5074 d 10 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1531 5091 d 10 h kaklik /Modules/Clock/CLKGEN01A/ pridani chybejicich terminacnich odporu.. Diff
1530 5091 d 17 h kaklik /Modules/Clock/CLKGEN01A/ Temer konecna verze PCB pro Si570. Respektive Si5XX Diff
1529 5091 d 18 h kaklik /Modules/Clock/CLKGEN01A/ Vpodstate hotovy tistak, jeste bude pokus s otocenim konektoru. Diff
1528 5091 d 20 h kaklik /Modules/ Diff
1526 5092 d 11 h kaklik /Modules/Clock/CLKGEN01A/PCB/ Diff
1525 5092 d 12 h kaklik /Modules/Clock/CLKGEN01A/PCB/ zacatek prace na plosnem spoji. Diff