Rev 240 Rev 245
Line 1... Line 1...
1 ÀÄmain 1 ÀÄmain
2 ÀÄmain 0/188 Ram=1 2 ÀÄmain 0/334 Ram=1
3 ÃÄ??0?? 3 ÃÄ??0??
4 ÃÄ@delay_ms1 0/22 Ram=1 4 ÃÄ@delay_ms1 0/22 Ram=1
5 ÃÄ@delay_ms1 0/22 Ram=1 5 ÃÄ@delay_ms1 0/22 Ram=1
6 ÃÄ@delay_ms1 0/22 Ram=1 6 ÃÄ@delay_ms1 0/22 Ram=1
7 ÃÄ@delay_ms1 0/22 Ram=1 7 ÃÄ@delay_ms1 0/22 Ram=1
-   8 ÃÄcheck_new_sms 0/44 Ram=1
8 ÃÄ@const11440 0/15 Ram=0 9 ³ ÃÄ@const11330 0/15 Ram=0
9 ÃÄ@PUTCHAR_2_ 0/46 Ram=1 10 ³ ÃÄ@PUTCHAR_1_ 0/40 Ram=1
-   11 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   12 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   13 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   14 ³ ÀÄ@GETCH_1_ 0/42 Ram=1
10 ÃÄ@delay_ms1 0/22 Ram=1 15 ÃÄ@delay_ms1 0/22 Ram=1
-   16 ÃÄread_sms 0/238 Ram=9
-   17 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   18 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   19 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   20 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   21 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   22 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   23 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   24 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   25 ³ ÀÄ@GETCH_1_ 0/42 Ram=1
-   26 ÃÄ@delay_ms1 0/22 Ram=1
-   27 ÃÄ@const11451 0/15 Ram=0
-   28 ÃÄ@PUTCHAR_2_ 0/44 Ram=1
-   29 ÃÄ@delay_ms1 0/22 Ram=1
-   30 ÃÄ@const11451 0/15 Ram=0
-   31 ÃÄ@PUTCHAR_2_ 0/44 Ram=1
-   32 ÃÄ@delay_ms1 0/22 Ram=1
-   33 ÃÄ@const11463 0/15 Ram=0
-   34 ÃÄ@PUTCHAR_2_ 0/44 Ram=1
-   35 ÃÄ@delay_ms1 0/22 Ram=1
-   36 ÃÄ@const11463 0/15 Ram=0
-   37 ÃÄ@PUTCHAR_2_ 0/44 Ram=1
-   38 ÃÄ@delay_ms1 0/22 Ram=1
-   39 ÃÄ@const11475 0/15 Ram=0
-   40 ÃÄ@PUTCHAR_2_ 0/44 Ram=1
-   41 ÃÄ@delay_ms1 0/22 Ram=1
-   42 ÃÄ@const11475 0/15 Ram=0
-   43 ÃÄ@PUTCHAR_2_ 0/44 Ram=1
-   44 ÃÄ@delay_ms1 0/22 Ram=1
-   45 ÃÄread_time 0/33 Ram=2
-   46 ³ ÃÄ@const11406 0/14 Ram=0
-   47 ³ ÃÄ@PUTCHAR_1_ 0/40 Ram=1
-   48 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   49 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   50 ³ ÃÄ@GETCH_1_ 0/42 Ram=1
-   51 ³ ÀÄ@GETCH_1_ 0/42 Ram=1
-   52 ÃÄstrtoul 0/390 Ram=48
-   53 ³ ÃÄmemchr 0/25 Ram=6
-   54 ³ ÃÄ@MUL1616 0/25 Ram=5
-   55 ³ ÀÄmemchr 0/25 Ram=6
11 ÀÄ@delay_ms1 0/22 Ram=1 56 ÀÄ@delay_ms1 0/22 Ram=1